伦伦影院久久影视,天天操天天干天天射,ririsao久久精品一区 ,一本大道香蕉大久在红桃,999久久久免费精品国产色夜,色悠悠久久综合88,亚洲国产精品久久无套麻豆,亚洲香蕉毛片久久网站,一本一道久久综合狠狠老

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

DDRX SDRAM中的預取技術說明

FPGA技術江湖 ? 來源:郝旭帥電子設計團隊 ? 2026-01-13 11:39 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

以下文章來源于郝旭帥電子設計團隊,作者郝旭帥

本篇主要是DDRX SDRAM中的預取技術說明

DDRX SDRAM外部接口數據傳輸率需要不斷提高(從DDR到DDR5),內存芯片內部的DRAM存儲單元(電容陣列)的物理訪問速度有上限,無法隨著接口速度的線性增長。

預取(Prefetch)技術是DDR SDRAM實現高速數據傳輸的關鍵技術之一。它的基本思想是:在內存核心(存儲陣列)和外部數據總線之間設置一個緩沖區,內存核心工作在一個相對較低的頻率,而數據總線工作在一個較高的頻率,通過一次從存儲陣列中讀取多個數據(預取),然后在外部數據總線上通過多個時鐘周期(或雙沿傳輸)將數據依次傳輸出去,從而提升數據傳輸率。

具體來說,DDR SDRAM的預取長度(Prefetch Length)是指每次從存儲陣列中讀取的數據位數與每次對外傳輸的數據位數的比值。例如,對于DDR1,預取長度是2n;DDR2是4n;DDR3是8n;DDR4也是8n(但通過Bank Group分組來模擬更高的預取);DDR5則是16n(但通過兩個獨立的通道實現)。

下面我們詳細說明:

1. DDR1 (2n Prefetch) 內存核心(存儲陣列)的工作頻率是外部數據傳輸頻率的一半。例如,對于DDR-400,外部數據傳輸頻率是400MT/s,內存核心頻率是200MHz。 每次從存儲陣列中讀取2位數據(針對每個數據引腳),然后在外部數據總線上通過兩個時鐘邊沿(上升沿和下降沿)將這兩位數據依次傳輸出去。 這樣,在內存核心工作頻率不變的情況下,外部數據傳輸率翻倍。

2. DDR2 (4n Prefetch) 內存核心頻率進一步降低,為外部數據傳輸頻率的四分之一。例如,DDR2-800,外部數據傳輸頻率為800MT/s,內存核心頻率為200MHz。 每次從存儲陣列中讀取4位數據,然后在外部數據總線上通過4個時鐘邊沿(兩個時鐘周期,因為每個周期有兩個邊沿)將這4位數據依次傳輸出去。 這樣,在相同的內存核心頻率下,DDR2的數據傳輸率是DDR1的兩倍(因為預取長度翻倍)。

3. DDR3 (8n Prefetch) 內存核心頻率為外部數據傳輸頻率的八分之一。例如,DDR3-1600,外部數據傳輸頻率為1600MT/s,內存核心頻率為200MHz。 每次從存儲陣列中讀取8位數據,然后在外部數據總線上通過8個時鐘邊沿(4個時鐘周期)將這8位數據依次傳輸出去。 這樣,在相同的內存核心頻率下,DDR3的數據傳輸率是DDR2的兩倍,是DDR1的四倍。

d4554faa-ecf2-11f0-92de-92fbcf53809c.png

上述結構為ddr3 sdram 內部結構圖。8bank,16krow,1kcol,x16.

按照我們正常的理解:

每一個bank應該有16k行,1k列,每個存儲空間可以存儲16bit。

但是實際上我們通過結構圖看到的是:16k行,128列,每個存儲空間可以存儲128bit。

那也就是說:每次讀寫都是128位,而接口的寬度是16,相當于讀取出來了8個我們認為的存儲地址。

所以ddr3的內部就可以以接口速率的1/8運行。

4. DDR4 (8n Prefetch with Bank Group) DDR4也使用8n預取,但是引入了Bank Group(存儲體分組)的概念。每個Bank Group可以獨立操作,從而可以在不同的Bank Group之間交替執行操作,類似于提高了并行度,從而在保持8n預取的情況下進一步提升了性能。 例如,DDR4-3200,外部數據傳輸頻率為3200MT/s,內存核心頻率為400MHz(因為8n預取,核心頻率為3200/8=400MHz)。注意,這里核心頻率比DDR3的例子高,因為DDR4的速度更高,但預取倍數相同。

5. DDR5 (16n Prefetch) DDR5將預取長度提升到16n,但這是通過兩個獨立的通道(每個通道40位,其中32位數據位和8位ECC位)來實現的。實際上,每個通道的預取長度可以認為是8n,但整體上,內存核心一次提供16n的數據,然后通過兩個通道傳輸。 例如,DDR5-6400,每個通道的數據傳輸率是3200MT/s,整體是6400MT/s。內存核心頻率為400MHz(假設每個通道是8n預取,那么每個通道的核心頻率為3200/8=400MHz,兩個通道共享核心陣列,但可以交錯訪問)。

預取技術的優點:

允許內存核心工作在相對較低的頻率,從而降低功耗和制造難度(因為存儲陣列的訪問速度難以提升)。

通過提高預取長度,可以在不提高內存核心頻率的情況下增加外部數據傳輸率。

預取技術的缺點:

預取長度增加會導致訪問延遲(Latency)的增加,因為每次訪問需要從存儲陣列中讀取更多的數據,而且如果訪問模式不是順序的(例如隨機訪問),那么預取的數據可能用不上,造成浪費。

為了緩解這個問題,DDR4和DDR5引入了Bank Group,通過并行操作來隱藏延遲。

總結:

預取技術是DDR SDRAM實現高速數據傳輸的核心技術,它通過降低內存核心工作頻率并提高每次訪問的數據量來實現更高的數據傳輸率。隨著DDR代際的升級,預取長度不斷增加,同時通過其他技術(如Bank Group、多通道)來克服預取帶來的延遲增加問題。

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • SDRAM
    +關注

    關注

    7

    文章

    458

    瀏覽量

    57794
  • 接口
    +關注

    關注

    33

    文章

    9575

    瀏覽量

    157527
  • 存儲
    +關注

    關注

    13

    文章

    4866

    瀏覽量

    90218
  • DDR
    DDR
    +關注

    關注

    11

    文章

    760

    瀏覽量

    69486

原文標題:DDRX SDRAM中的預取技術說明

文章出處:【微信號:HXSLH1010101010,微信公眾號:FPGA技術江湖】歡迎添加關注!文章轉載請注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關推薦
    熱點推薦

    DDRx的關鍵技術介紹(上)

    作者:一博科技在上一篇的問題里面問到了DDRX相對于前一代來說的關鍵技術突破在哪里,雖然沒有人回答得完全正確,但這個也是很正常的,因為通過幾句話要想說清楚也確實是不容易的,所以還是通過文章來把這些
    發表于 08-23 18:21

    DDRx的關鍵技術介紹(

    DDRx里面經常會被一些縮寫誤擾,如OCD、OCT和ODT,我想有同樣困擾的大有人在,今天還是繼續上一篇的關鍵技術來介紹一下大家的這些困擾吧。片外驅動調校OCD(Off-Chip Driver
    發表于 08-31 11:36

    請問如何理解C6678數據的描述?

    to applydifferent filtering to each request."即然L1D或L1P申請了數據,為什么還要根據MAR的配置進行的操作。
    發表于 12-27 11:12

    可以在不關閉緩存的情況下關閉FMC器嗎?

    是等價的——即使考慮到體系結構組件)。挖掘了一段時間后,我發現證據表明硬件器可能是罪魁禍首。我可以通過將內存屬性更改為強順序來關閉器。然而,從同一個文檔看來,使內存強排序也會關
    發表于 01-16 07:00

    nuc505 FLASG有指令預取功能嗎?

    nuc505 FLASG 有 指令預取 功能嗎
    發表于 06-13 07:17

    Cortex-R82的器功能分析

    進行了研究,其中基線不存在。該調查展示了Cortex-R82器在以下領域的性能:無
    發表于 08-09 06:11

    nuc505 FLASG有指令預取功能嗎?

    nuc505 FLASG有指令預取功能嗎
    發表于 08-28 08:02

    片上多處理器基于步長和指針的

    在對大量程序訪存行為進行分析的基礎上,提出基于步長和指針的方法。能捕獲規整的數據訪問模式和指針訪問模式。在L2 cache 和內存之間采用全局歷史緩存實現該方法。
    發表于 03-21 15:21 ?16次下載

    SDRAM設計詳細說明

    SDRAM設計詳細說明 完成SDRAM的上層驅動設計,對SDRAM讀寫、管理無誤,與其他模塊的接口正確。 口令:MMCTEAM SDRAM
    發表于 04-22 14:02 ?0次下載

    一種幫助線程質量的實時在線評價方法

    針對傳統靜態枚舉設置幫助線程控制參數值的繁雜耗時問題,提出了一種幫助線程質量的實時在線評價方法。首先,明確了幫助線程的服務質量(QoS)的目標;其次,分析了幫助線程
    發表于 12-07 10:28 ?0次下載
    一種幫助線程<b class='flag-5'>預</b><b class='flag-5'>取</b>質量的實時在線評價方法

    面向系統的程序基本塊指令預取技術

    面向通用計算機系統的指令預取技術無法滿足實時系統的應用需求,其中一個重要原因是:無效引起的指令Cache內容污染使得實時任務WCET評估值不夠精確。導致系統可調度性下降,嚴重影響系
    發表于 01-10 15:36 ?0次下載

    PIC32MX系列參考手冊之高速緩存模塊

    本節介紹 PIC32MX 器件系列高速緩存模塊的功能和工作方式。高速緩存功能可以 提高大多數應用程序的系統性能。
    發表于 06-22 05:20 ?2次下載
    PIC32MX系列參考手冊之<b class='flag-5'>預</b><b class='flag-5'>取</b>高速緩存模塊

    加載器調試HPS SDRAM的方法過程

    如何在加載器調試HPS SDRAM
    的頭像 發表于 06-20 00:44 ?4158次閱讀
    在<b class='flag-5'>預</b>加載器<b class='flag-5'>中</b>調試HPS <b class='flag-5'>SDRAM</b>的方法過程

    C語言的模跟余的實例說明

    本文檔的主要內容詳細介紹的是C語言的模跟余的實例說明
    發表于 12-13 15:17 ?2次下載
    C語言的<b class='flag-5'>取</b>模跟<b class='flag-5'>取</b>余的實例<b class='flag-5'>說明</b>

    如何評估SDRAM的有效帶寬

    在進行電子系統設計時,我們經常會用到SDRAM(SDR SDRAM或者DDRX SDRAM)作為緩沖單元,但是如何評估SDRAM的有效帶寬呢
    的頭像 發表于 01-12 09:17 ?489次閱讀
    如何評估<b class='flag-5'>SDRAM</b>的有效帶寬