德州儀器UCC21521：隔離式雙通道柵極驅動器的卓越之選

在電源轉換和電機驅動應用領域，柵極驅動器的性能至關重要。德州儀器（TI）推出的UCC21521隔離式雙通道柵極驅動器，憑借其出色的特性和廣泛的應用場景，為工程師們提供了一個強大而可靠的解決方案。

文件下載：ucc21521.pdf

一、UCC21521概覽

UCC21521是一款具備4A源極和6A灌極峰值電流的隔離式雙通道柵極驅動器。它專為驅動功率MOSFET、IGBT和SiC MOSFET而設計，工作頻率最高可達5MHz，同時擁有一流的傳播延遲和脈沖寬度失真性能。

特性亮點

1. 多功能性：它既可以作為雙低側驅動器、雙高側驅動器，也能配置成半橋驅動器，這種靈活性使其能夠適應各種電源和電機驅動拓撲。
2. 寬工作溫度范圍：能夠在 -40°C 至 +125°C 的環(huán)境溫度下穩(wěn)定工作，適用于多種惡劣工業(yè)環(huán)境。
3. 出色的開關參數(shù)：典型傳播延遲僅19ns，最小脈沖寬度為10ns，最大延遲匹配為 -5ns，最大脈沖寬度失真為6ns，確保了高效的開關動作。
4. 高抗干擾能力：共模瞬態(tài)抗擾度（CMTI）大于100V/ns，浪涌抗擾度高達12.8kV，能有效抵抗各種干擾。
5. 長隔離屏障壽命：隔離屏障壽命超過40年，提供了長期穩(wěn)定的隔離性能。
6. 安全認證齊全：獲得了UL、VDE、CSA、CQC等多項安全相關認證，滿足各種安全標準要求。

二、詳細特性剖析

（一）電源與欠壓鎖定（UVLO）

UCC21521在輸入和輸出電源端都具備內部欠壓鎖定（UVLO）保護功能。當VDD偏置電壓低于啟動時的 (VVDD_ON) 或啟動后的 (VVDD_OFF) 時，VDD UVLO功能會使受影響的輸出保持低電平，不受輸入引腳狀態(tài)的影響。同樣，輸入側的VCCI也有UVLO保護，只有當VCCI超過啟動時的 (VCCI_ON) ，器件才會激活，當VCCI低于 (VVDD_OFF) 時，信號傳輸停止。這種保護機制確保了在電源不穩(wěn)定的情況下，器件能夠安全工作，避免因電壓過低而導致的異常狀態(tài)。

（二）輸入與輸出邏輯

輸入引腳（INA和INB）采用了與TTL和CMOS兼容的輸入閾值邏輯，與VDD電源電壓完全隔離。這使得它可以輕松地與邏輯電平控制信號（如3.3V微控制器輸出信號）連接。輸入引腳具有典型的高閾值1.8V和低閾值1V，且閾值隨溫度變化很小，同時具備0.8V的寬滯回，保證了良好的抗噪性和穩(wěn)定的運行。如果輸入引腳懸空，內部下拉電阻會將其拉低，但為了獲得更好的抗噪性，建議在不使用時將輸入引腳接地。

輸出級采用了獨特的上拉結構，在功率開關導通轉換的米勒平臺區(qū)域，能夠提供最高的峰值源電流。上拉結構由一個P溝道MOSFET和一個額外的N溝道MOSFET并聯(lián)組成，N溝道MOSFET在輸出從低到高轉換的瞬間短暫導通，提供峰值源電流的短暫提升，實現(xiàn)快速導通。這種設計使得UCC21521的導通時間非常快，盡管 (R_{OH}) 參數(shù)只是P溝道器件的直流測量值，但在實際導通瞬間的有效電阻遠低于該值。兩個輸出通道都能夠提供4A的峰值源電流和6A的峰值灌電流，輸出電壓在VDD和VSS之間擺動，實現(xiàn)軌到軌操作。

（三）使能與死區(qū)時間控制

使能引腳（EN）用于控制驅動器的輸出。當EN引腳電壓低于0.8V時，兩個輸出同時關閉；當EN引腳電壓高于2.0V或懸空時，器件正常工作。EN引腳的響應時間與傳播延遲相當，快速響應確保了對驅動器的及時控制。為了獲得更好的抗噪性，建議在不使用EN引腳時將其連接到VCCI。

可編程死區(qū)時間（DT）引腳允許用戶調整死區(qū)時間。通過將DT引腳連接到VCCI，輸出可以完全匹配輸入，沒有死區(qū)時間；通過在DT引腳和GND之間連接一個電阻 (R{DT}) ，可以根據(jù)公式 (t{DT} approx 10 × R{DT}) （ (R{DT}) 單位為kΩ， (t{DT}) 單位為ns）來設置死區(qū)時間。為了獲得更好的抗噪性和兩個通道之間的死區(qū)時間匹配，建議在 (R{DT}) 旁邊并聯(lián)一個2.2nF或更大的陶瓷電容。死區(qū)時間的設置可以防止上下晶體管同時導通，避免短路現(xiàn)象的發(fā)生。

三、應用與設計要點

（一）典型應用場景

UCC21521適用于多種應用場景，包括離線AC - DC電源中的隔離式轉換器、服務器、電信、IT和工業(yè)基礎設施、電機驅動和DC - AC太陽能逆變器、LED照明、感應加熱以及不間斷電源（UPS）等。其多功能性和高性能使得它能夠滿足不同領域的需求。

（二）設計實例：半橋配置

以UCC21521驅動典型半橋配置為例，詳細介紹設計要點。

1. 輸入濾波器設計：為了濾除非理想布局或長PCB走線引入的振鈴，可以使用一個小的 (R{IN}-C{IN}) 輸入濾波器。 (R{IN}) 的取值范圍為0Ω至100Ω， (C{IN}) 的取值范圍為10pF至100pF。在選擇這些組件時，需要權衡良好的抗噪性和傳播延遲之間的關系。
2. 外部自舉二極管和串聯(lián)電阻選擇：VDD在每個周期通過外部自舉二極管為自舉電容充電，充電過程涉及高峰值電流，因此自舉二極管的選擇至關重要。應選擇高壓、快速恢復二極管或具有低正向電壓降和低結電容的SiC肖特基二極管，以減少反向恢復損耗和相關的接地噪聲。同時，建議使用自舉電阻 (R{BOOT}) 來限制涌入電流和電壓上升斜率， (R{BOOT}) 的推薦值在1Ω至20Ω之間。
3. 柵極驅動器輸出電阻：外部柵極驅動器電阻 (R{ON} / R{OFF}) 用于限制寄生電感/電容引起的振鈴、高電壓/電流開關的dv/dt和di/dt以及體二極管反向恢復引起的振鈴，同時還可以微調柵極驅動強度，優(yōu)化開關損耗，減少電磁干擾（EMI）。可以根據(jù)相關公式計算峰值源電流和峰值灌電流，但實際的峰值電流還會受到PCB布局和負載電容的影響，因此建議盡量減小柵極驅動回路的長度。
4. 柵極到源極電阻選擇：柵極到源極電阻 (R{GS}) 用于在柵極驅動器未供電或處于不確定狀態(tài)時將柵極電壓拉低，同時可以降低由于米勒電流引起的dv/dt誤開啟風險。 (R{GS}) 的大小通常根據(jù)功率器件的Vth和 (C{GD}) 與 (C{GS}) 的比值來選擇，一般在5.1kΩ至20kΩ之間。
5. 柵極驅動器功率損耗估計：柵極驅動器子系統(tǒng)的總損耗 (P{G}) 包括UCC21521的功率損耗 (P{GD}) 和外圍電路的功率損耗。 (P{GD}) 可以通過計算靜態(tài)功率損耗 (P{GDQ}) 和開關操作損耗 (P_{GDO}) 來估算。靜態(tài)功率損耗與驅動器的靜態(tài)功耗和特定開關頻率下的自功耗有關，可以通過測量不同電源電流來計算；開關操作損耗與負載電容在每個開關周期的充電和放電有關，可以根據(jù)相關公式進行估算。
6. 結溫估計：可以使用公式 (T{J}=T{C}+Psi{JT} × P{GD}) 來估計UCC21521的結溫，其中 (T{C}) 是通過熱電偶或其他儀器測量的器件外殼頂部溫度， (Psi{JT}) 是熱信息表中的結到外殼頂部的熱阻。使用結到頂部的表征參數(shù) (Psi_{JT}) 可以大大提高結溫估計的準確性。
7. 電容選擇
   • VCCI電容：連接到VCCI的旁路電容用于支持初級邏輯所需的瞬態(tài)電流和總電流消耗，建議使用電壓額定值大于50V、電容值大于100nF的多層陶瓷電容（MLCC）。如果偏置電源輸出與VCCI引腳距離較遠，可以并聯(lián)一個電容值大于1μF的鉭電容或電解電容。
   • VDD（自舉）電容：VDD電容也稱為自舉電容，需要能夠提供高達6A的柵極驅動電流瞬態(tài)，并保持功率晶體管的穩(wěn)定柵極驅動電壓。可以根據(jù)公式估算每個開關周期所需的總電荷，進而計算出絕對最小的自舉電容值，但實際選擇時應考慮DC偏置電壓引起的電容值變化和負載瞬態(tài)情況下的脈沖跳過情況，因此建議選擇較大的電容值，并將其盡可能靠近VDD和VSS引腳放置。
   • VDDB電容：通道B的VDDB電容與通道A的電流要求相同，在自舉配置中，VDDB電容還需要通過自舉二極管為VDDA提供電流。建議選擇合適的MLCC電容，如果偏置電源輸出與VDDB引腳距離較遠，可以并聯(lián)一個電容值大于10μF的鉭電容或電解電容。
8. 死區(qū)時間設置：對于采用半橋拓撲的功率轉換器，上下晶體管之間的死區(qū)時間設置對于防止動態(tài)開關過程中的直通現(xiàn)象至關重要。UCC21521的死區(qū)時間設置可以根據(jù)公式 (DT{Setting }=DT{Req }+T{F{-} Sys }+T{R{-} Sys }-T{D(on )}) 進行計算，其中 (DT{Req}) 是系統(tǒng)所需的死區(qū)時間， (T{F{-} Sys}) 和 (T{R{-} Sys}) 分別是最壞負載、電壓/電流條件下的柵極關斷下降時間和柵極導通上升時間， (T{D(on)}) 是從晶體管柵極信號的10%到功率晶體管柵極閾值的導通延遲時間。為了獲得更好的抗噪性，建議在 (R{DT}) 旁邊并聯(lián)一個2.2nF或更大的陶瓷電容。
9. 輸出級負偏置應用電路：當非理想的PCB布局和長封裝引腳引入寄生電感時，功率晶體管的柵源驅動電壓在高di/dt和dv/dt開關過程中可能會出現(xiàn)振鈴。為了防止振鈴超過閾值電壓導致誤開啟和直通現(xiàn)象，可以在柵極驅動上施加負偏置。常見的實現(xiàn)方法包括使用齊納二極管在隔離電源輸出級實現(xiàn)負偏置、使用兩個電源或單輸入雙輸出電源實現(xiàn)負偏置以及使用單個電源和柵極驅動回路中的齊納二極管實現(xiàn)負偏置。不同的實現(xiàn)方法各有優(yōu)缺點，需要根據(jù)具體應用場景進行選擇。

四、布局注意事項

為了實現(xiàn)UCC21521的最佳性能，PCB布局至關重要。

1. 組件放置：在VCCI和GND引腳之間以及VDD和VSS引腳之間應連接低ESR和低ESL的電容，以支持外部功率晶體管開啟時的高峰值電流。同時，應盡量減小頂部晶體管源極和底部晶體管源極之間的寄生電感，以避免開關節(jié)點VSSA（HS）引腳出現(xiàn)大的負瞬變。建議將死區(qū)時間設置電阻 (R_{DT}) 及其旁路電容靠近UCC21521的DT引腳放置。
2. 接地考慮：應將對晶體管柵極進行充電和放電的高峰值電流限制在最小的物理區(qū)域內，以降低回路電感，減少晶體管柵極端子上的噪聲。柵極驅動器應盡可能靠近晶體管放置。同時，要注意包括自舉電容、自舉二極管、本地VSSB參考旁路電容和低側晶體管體/反并聯(lián)二極管的高電流路徑，盡量減小該回路在電路板上的長度和面積，以確保可靠運行。
3. 高壓考慮：為了確保初級和次級側之間的隔離性能，應避免在驅動器器件下方放置任何PCB走線或銅箔。建議在PCB上進行切割，以防止可能影響UCC21521隔離性能的污染。對于半橋或高側/低側配置，應盡量增加高側和低側PCB走線之間的爬電距離，以適應高達1500 (V_{DC}) 的直流母線電壓。
4. 熱考慮：當驅動電壓高、負載重或開關頻率高時，UCC21521可能會消耗大量功率。合理的PCB布局可以幫助將熱量從器件散發(fā)到PCB上，減小結到板的熱阻抗 ((theta_{JB})) 。建議增加與VDDA、VDDB、VSSA和VSSB引腳連接的PCB銅箔面積，但要注意滿足上述高壓PCB布局要求。如果系統(tǒng)中有多層電路板，建議通過足夠大小的多個過孔將VDDA、VDDB、VSSA和VSSB引腳連接到內部接地或電源平面，但要避免不同高壓平面的走線/銅箔重疊。

總之，UCC21521隔離式雙通道柵極驅動器憑借其豐富的特性和廣泛的應用場景，為工程師們在電源轉換和電機驅動設計中提供了一個強大而可靠的選擇。通過深入理解其特性和設計要點，并合理進行PCB布局，工程師們可以充分發(fā)揮其性能優(yōu)勢，設計出高效、穩(wěn)定的電源和驅動系統(tǒng)。你在使用UCC21521或者類似柵極驅動器時遇到過哪些挑戰(zhàn)呢？歡迎在評論區(qū)分享。