UCC20225-Q1和UCC20225A-Q1：汽車48V系統隔離式雙路柵極驅動器的卓越之選

在電子工程師的日常工作中，為各種應用選擇合適的柵極驅動器是一項關鍵任務。今天，我們就來深入探討德州儀器（TI）推出的UCC20225-Q1和UCC20225A-Q1，這兩款隔離式雙路柵極驅動器專為汽車48V系統量身打造，具有眾多出色的特性和廣泛的應用前景。

文件下載：ucc20225a-q1.pdf

特性亮點

高可靠性認證

UCC20225-Q1和UCC20225A-Q1通過了AEC Q100認證，具備設備溫度等級1、H2級人體模型（HBM）靜電放電（ESD）分類以及C6級帶電器件模型（CDM）ESD分類。這意味著它們能夠在嚴苛的汽車環境中穩定工作，有效抵御靜電干擾，為系統的可靠性提供了堅實保障。

單輸入雙輸出設計

采用單PWM輸入、雙輸出的架構，這種設計不僅簡化了電路布局，還能實現高效的功率傳輸。同時，其電阻可編程死區時間功能，讓工程師可以根據實際需求靈活調整死區時間，優化電路性能。

強大的輸出能力

具備4A峰值源電流和6A峰值灌電流輸出，能夠為功率晶體管提供足夠的驅動能力。此外，其共模瞬態抗擾度（CMTI）大于100V/ns，可有效抑制共模干擾，確保信號的穩定傳輸。

出色的開關參數

典型傳播延遲僅為19ns，最大延遲匹配為5ns，最大脈沖寬度失真為6ns。這些優秀的開關參數使得驅動器能夠快速響應輸入信號，減少開關損耗，提高系統效率。

寬電壓范圍

輸入VCCI范圍為3V至18V，VDD最高可達25V，并提供5V和8V的欠壓鎖定（UVLO）選項。寬電壓范圍的設計使得驅動器能夠適應不同的電源電壓，增強了系統的兼容性和靈活性。

抗干擾能力強

能夠拒絕短于5ns的輸入瞬變，輸入與TTL和CMOS兼容，進一步提高了驅動器的抗干擾能力和信號處理能力。

緊湊封裝與安全認證

采用5mm x 5mm的節省空間型LGA-13封裝，便于在有限的空間內進行布局。同時，還具備多項安全相關認證，如VDE V 0884-11:2017的3535-VPK隔離、UL 1577的2500-VRMS隔離1分鐘以及GB4943.1-2011的CQC認證，為系統的安全運行提供了可靠保障。

應用領域

UCC20225-Q1和UCC20225A-Q1適用于多種汽車應用，特別是汽車外部音頻放大器和汽車48V系統。在這些應用中，驅動器能夠為功率晶體管提供高效、穩定的驅動，確保系統的性能和可靠性。

詳細描述

功能概述

控制器在驅動功率晶體管時，往往無法提供足夠的電流。為了快速切換功率晶體管并減少開關損耗，高電流柵極驅動器應運而生。UCC20225-Q1系列就是這樣一款靈活的雙路柵極驅動器，它可以配置為適應各種電源和電機驅動拓撲，還能驅動多種類型的晶體管，如SiC MOSFET。

功能框圖

從功能框圖可以看出，該驅動器具有PWM輸入、UVLO保護、死區控制和功能隔離等模塊。這些模塊協同工作，確保驅動器能夠穩定、高效地運行。

特性描述

VDD、VCCI和欠壓鎖定（UVLO）

驅動器的VDD和VCCI引腳都具備內部欠壓鎖定（UVLO）保護功能。當VDD偏置電壓低于啟動閾值或啟動后低于關斷閾值時，VDD UVLO功能會將受影響的輸出拉低。同樣，輸入側的VCCI也有UVLO保護，確保只有當VCCI電壓超過啟動閾值時，設備才會激活。此外，UVLO保護還具有滯后特性，可防止電源噪聲引起的抖動，保證設備的穩定運行。

輸入和輸出邏輯表

通過輸入和輸出邏輯表，我們可以清晰地了解驅動器在不同輸入條件下的輸出狀態。例如，當PWM輸入為低或懸空，DISABLE引腳為低或懸空時，OUTA輸出為低，OUTB輸出為高。

輸入級

輸入引腳（PWM和DIS）基于TTL和CMOS兼容的輸入閾值邏輯，與VDD電源電壓完全隔離。典型的高閾值為1.8V，低閾值為1V，且受溫度影響較小。寬滯后（0.8V）設計使得驅動器具有良好的抗噪聲能力和穩定的運行性能。

輸出級

輸出級采用了上拉結構，在功率開關導通的米勒平臺區域能提供最高的峰值源電流。上拉結構由P溝道MOSFET和一個額外的N溝道MOSFET并聯組成，N溝道MOSFET在輸出狀態從低到高轉換時短暫開啟，提供峰值源電流的短暫提升，實現快速導通。下拉結構則由N溝道MOSFET組成。兩個輸出都能提供4A峰值源電流和6A峰值灌電流脈沖，輸出電壓在VDD和VSS之間擺動，實現軌到軌操作。

二極管結構

驅動器的ESD保護組件中包含多個二極管，這些二極管為設備的絕對最大額定值提供了圖形化表示，有助于工程師在設計時確保設備的安全運行。

設備功能模式

禁用引腳

將DISABLE引腳置高可同時關閉兩個輸出，將其接地或懸空則允許驅動器正常工作。DISABLE響應時間在20ns左右，與傳播延遲相當，響應迅速。建議在不使用DISABLE引腳時將其接地，以提高抗噪聲能力。

可編程死區時間（DT）引腳

用戶可以通過以下方式調整死區時間：

• 將DT引腳連接到VCC：此時OUTA和OUTB之間的死區時間功能被禁用，兩個輸出通道之間的死區時間約為0ns。
• DT引腳懸空或連接到DT和GND引腳之間的編程電阻：如果DT引腳懸空，死區時間持續時間設置為<15ns，但不建議在嘈雜環境中這樣做。可以通過在DT引腳和GND之間放置一個電阻RDT來編程死區時間，死區時間tDT（ns）≈ 10 × RDT（kΩ）。建議在DT引腳附近并聯一個2.2nF或更大的陶瓷電容，以提高抗噪聲能力和兩個通道之間的死區時間匹配度，特別是當死區時間大于300ns時。

應用與實現

應用信息

UCC20225-Q1系列有效地結合了隔離和緩沖驅動功能，其靈活、通用的特性使其可作為MOSFET、IGBT或SiC MOSFET的低端、高端、高端/低端或半橋驅動器。集成組件、先進的保護功能（UVLO、死區時間和禁用功能）以及優化的開關性能，使得工程師能夠為企業、電信、汽車和工業應用構建更小、更強大的設計，并且縮短產品上市時間。

典型應用

以UCC20225-Q1驅動典型半橋配置為例，該電路可用于多種流行的功率轉換器拓撲，如同步降壓、同步升壓、半橋/全橋隔離拓撲和三相電機驅動應用。

設計要求

詳細設計步驟

• 設計PWM輸入濾波器：建議使用一個小的輸入RIN - CIN濾波器來過濾非理想布局或長PCB走線引入的振鈴。RIN范圍為0Ω至100Ω，CIN為10pF至100pF。在示例中，選擇RIN = 51Ω和CIN = 33pF，拐角頻率約為100MHz。在選擇這些組件時，需要注意良好的抗噪聲能力和傳播延遲之間的權衡。
• 選擇外部自舉二極管及其串聯電阻：自舉電容在低側晶體管導通時由VDD通過外部自舉二極管充電。充電過程涉及高峰值電流，因此自舉二極管中的瞬態功率損耗可能較大。建議選擇高壓、快速恢復二極管或低正向電壓降和低結電容的SiC肖特基二極管，以最小化反向恢復引入的損耗和相關的接地噪聲反彈。在示例中，選擇600V超快二極管MURA160T3G。自舉電阻RBOOT用于減少D_BOOT中的浪涌電流，并限制每個開關周期內VDDA - VSSA電壓的上升斜率。在示例中，選擇2.7Ω的限流電阻來限制自舉二極管的浪涌電流。
• 柵極驅動器輸出電阻：外部柵極驅動器電阻RON / ROFF用于限制寄生電感/電容和高電壓/電流開關dv/dt、di/dt以及體二極管反向恢復引起的振鈴，微調柵極驅動強度以優化開關損耗，并減少電磁干擾（EMI）。通過計算可以估計高側和低側的峰值源電流和峰值灌電流，但實際的峰值電流還會受到PCB布局和負載電容的影響。建議盡量減小柵極驅動器環路的長度，以降低寄生電感的影響。
• 估計柵極驅動器功率損耗：柵極驅動器子系統的總損耗PG包括UCC20225-Q1系列的功率損耗PGD和外圍電路的功率損耗。PGD是決定UCC20225-Q1系列熱安全相關限制的關鍵功率損耗，可以通過計算幾個組件的損耗來估計。在不同的情況下，如線性上拉/下拉電阻和非線性上拉/下拉電阻，UCC20225-Q1系列的柵極驅動器損耗計算方法不同。
• 估計結溫：可以使用公式TJ = TC + ΨJT × PGD來估計UCC20225-Q1系列的結溫，其中TC是用熱電偶或其他儀器測量的UCC20225-Q1系列的殼頂溫度，ΨJT是結到頂部的特征參數。使用ΨJT而不是結到殼的熱阻RΘJC可以大大提高結溫估計的準確性。
• 選擇VCCI、VDDA/B電容：
  • 選擇VCCI電容：連接到VCCI的旁路電容支持初級邏輯所需的瞬態電流和總電流消耗，建議使用50V、電容值超過100nF的多層陶瓷電容（MLCC）。如果偏置電源輸出與VCCI引腳距離較遠，應在MLCC上并聯一個值超過1μF的鉭電容或電解電容。
  • 選擇VDDA（自舉）電容：VDDA電容（自舉電源配置中的自舉電容）需要能夠提供高達6A的柵極驅動電流瞬變，并為功率晶體管維持穩定的柵極驅動電壓。通過計算可以確定自舉電容的最小要求，但實際值應大于計算值，以考慮直流偏置電壓引起的電容變化和負載瞬變導致的脈沖跳過情況。建議選擇50V、1μF的電容，并將其盡可能靠近VDD和VSS引腳放置。為了在寬頻率范圍內進一步降低交流阻抗，建議并聯一個低電容值（如100nF）的旁路電容。
  • 選擇VDDB電容：通道B與通道A具有相同的電流要求，因此需要一個VDDB電容。在示例的自舉配置中，VDDB電容還將通過自舉二極管為VDDA提供電流。建議選擇50V、10μF的MLCC和50V、0.22μF的MLCC作為CVDD。如果偏置電源輸出與VDDB引腳距離較遠，應在CVDD上并聯一個值超過10μF的鉭電容或電解電容。
• 死區時間設置指南：對于采用半橋的功率轉換器拓撲，頂部和底部晶體管之間的死區時間設置對于防止動態開關期間的直通至關重要。UCC20225-Q1系列電氣表中的死區時間規范定義為一個通道的下降沿90%到另一個通道的上升沿10%之間的時間間隔。但實際的死區時間設置可能與系統中的死區時間不同，因為它取決于外部柵極驅動的導通/關斷電阻、直流母線開關電壓/電流以及負載晶體管的輸入電容。建議使用公式DT_Setting = DT_Req + TF_Sys + TR_Sys - TD(on)來選擇合適的死區時間，其中DT_Setting是UCC20225-Q1系列的死區時間設置（ns），DT_Req是系統要求的頂部和底部開關的實際VGS信號之間的死區時間，TF_Sys是系統中柵極在最壞負載、電壓/電流條件下的關斷下降時間，TR_Sys是系統中柵極在最壞負載、電壓/電流條件下的導通上升時間，TD(on)是從晶體管柵極信號的10%到功率晶體管柵極閾值的導通延遲時間。
• 具有輸出級負偏置的應用電路：當非理想的PCB布局和長封裝引腳引入寄生電感時，功率晶體管的柵源驅動電壓在高di/dt和dv/dt開關期間可能會出現振鈴。如果振鈴超過閾值電壓，存在意外導通甚至直通的風險。在柵極驅動上施加負偏置是一種常用的方法，可以將振鈴保持在閾值以下。以下是幾種實現負柵極驅動偏置的示例：
  • 使用齊納二極管在隔離電源輸出級實現負偏置關斷：通過在隔離電源輸出級使用齊納二極管設置負偏置。對于半橋配置，此配置需要兩個電源，并且RZ會有穩態功耗。
  • 使用兩個電源（或單輸入雙輸出電源）：電源VA+確定正驅動輸出電壓，VA確定負關斷電壓。此解決方案提供了在設置正負軌電壓時更大的靈活性，但需要更多的電源。
  • 單電源配置并在柵極驅動環路中使用齊納二極管生成負偏置：此解決方案僅使用一個電源，自舉電源可用于高側驅動，成本和設計工作量最小。但負柵極驅動偏置不僅取決于齊納二極管，還取決于占空比，因此適用于固定占空比（~50%）的轉換器，如可變頻率諧振轉換器或相移轉換器。此外，高側VDDA - VSSA必須保持足夠的電壓以保持在推薦的電源范圍內，這意味著低側開關必須在每個開關周期的一定時間內導通或在體（或反并聯）二極管上有續流電流，以刷新自舉電容。因此，除非有專門的高側電源，否則高側無法實現100%占空比。

應用曲線

通過對設計示例的測試波形分析，我們可以直觀地觀察到驅動器在不同條件下的工作狀態。例如，在PWM輸入為3.3V、20%占空比的信號時，功率晶體管的柵極驅動信號具有250ns的死區時間，死區時間匹配為10ns。同時，由于采用了分開的導通和關斷電阻、不同的源電流和灌電流以及米勒平臺，輸出波形在上升和下降時間上表現出差異。

電源供應建議

UCC20225-Q1系列的推薦輸入電源電壓（VCCI）范圍為3V至18V，推薦輸出偏置電源電壓（VDDA/VDDB）范圍為UCC20225A-Q1的6.5V至25V和UCC20225-Q1的9.2V至25V。為了確保正常運行，VDD和VCCI不應低于各自的UVLO閾值。建議在VDD和VSS引腳之間放置一個220nF至10μF的本地旁路電容進行設備偏置，并并聯一個100nF的電容進行高頻濾波。同樣，在VCCI和GND引腳之間也應放置一個最小推薦值為100nF的旁路電容。

PCB布局

布局指南

為了實現UCC20225-Q1系列的最佳性能，PCB布局至關重要。以下是一些關鍵要點：

• 組件放置：低ESR和低ESL電容應靠近設備連接在VCCI和GND引腳之間以及VDD和VSS引腳之間，以支持外部功率晶體管導通時的高峰值電流。應盡量減小頂部晶體管源極和底部晶體管源極之間的寄生電感，以避免開關節點VSSA（HS）引腳上出現大的負瞬變。建議將死區時間設置電阻RDT及其旁路電容靠近UCC20225-Q1系列的DT引腳放置。當DIS引腳連接到距離較遠的微控制器時，建議在DIS引腳附近使用一個≈1nF的低ESR/ESL電容C_DIS進行旁路。
• 接地考慮：必須將對晶體管柵極充電和放電的高峰值電流限制在最小的物理區域內，以降低環路電感并最小化晶體管柵極端子上的噪聲。柵極驅動器應盡可能靠近晶體管放置。注意包括自舉電容、自舉二極管、本地VSSB參考旁路電容和低側晶體管體/反并聯二極管的高電流路徑。自舉電容通過自舉二極管由VDD旁路電容在每個周期充電，這涉及短時間內的高峰值電流。最小化電路板上的這個環路長度和面積對于確?？煽窟\行非常重要。
• 高壓考慮：為了確保初級和次級側之間的隔離性能，應避免在驅動器設備下方放置任何PCB走線或銅。不建議在IC下方進行