UCC21320-Q1：汽車級隔離雙通道柵極驅動器的技術剖析與設計指南

在電力電子領域，柵極驅動器扮演著至關重要的角色。特別是在汽車、工業等對可靠性和性能要求極高的應用場景中，一款優秀的柵極驅動器能顯著提升系統的效率和穩定性。今天，我們就來深入探討德州儀器（TI）的 UCC21320-Q1 4A、6A、3.75kVRMS 隔離雙通道柵極驅動器，看看它有哪些獨特之處，以及在實際設計中需要注意的要點。

文件下載：ucc21320-q1.pdf

1. UCC21320-Q1 特征速覽

1.1 驅動能力

UCC21320-Q1 擁有卓越的驅動能力，具備 4A 峰值源電流和 6A 峰值灌電流輸出，能夠輕松驅動功率 MOSFET、IGBT 和 SiC MOSFET 等功率器件，最高可支持 5MHz 的開關頻率。這使得它在高速開關應用中表現出色，能有效降低開關損耗，提高系統效率。

1.2 輸入輸出特性

• 輸入電壓范圍廣：輸入 VCCI 范圍為 3V 至 18V，可與數字和模擬控制器輕松接口，為不同類型的控制系統提供了極大的靈活性。
• 輸出驅動電源高：輸出 VDD 驅動電源最高可達 25V，能滿足多種功率器件的驅動需求。

1.3 開關參數優異

• 傳播延遲短：典型傳播延遲僅為 33ns，確保信號能夠快速準確地傳輸，減少系統響應時間。
• 最小脈沖寬度小：最小脈沖寬度為 20ns，可處理更窄的脈沖信號，適應高頻開關應用。
• 脈沖寬度失真小：最大脈沖寬度失真僅為 6ns，保證了信號的穩定性和準確性。

1.4 高共模瞬態抗擾度

該驅動器的共模瞬態抗擾度（CMTI）大于 125V/ns，能夠有效抵抗共模干擾，確保在復雜電磁環境下的可靠運行，這對于汽車和工業應用尤為重要。

1.5 靈活的配置選項

支持多種配置方式，可作為雙低壓側、雙高壓側或半橋驅動器使用，并且具有可編程的重疊和死區時間功能，能根據不同的應用需求進行靈活調整，避免上下橋臂同時導通，防止直通故障。

1.6 寬工作溫度范圍

結溫范圍為 -40°C 至 +150°C，適應各種惡劣的工作環境，特別適合汽車等對溫度要求較高的應用場景。

1.7 隔離特性

輸入側與兩個輸出驅動器之間通過 3.75kVRMS 的基本隔離屏障進行隔離，最小共模瞬態抗擾度為 125V/ns，同時兩個次級側驅動器之間具有內部功能隔離，允許最高 1500VDC 的工作電壓，有效保障了系統的安全性和可靠性。

1.8 其他特性

TTL 和 CMOS 兼容輸入，方便與各種邏輯電路連接；具有快速禁用功能，可用于電源排序；通過了汽車應用資格認證（AEC-Q100），符合汽車行業的嚴格標準。

2. UCC21320-Q1 應用領域

UCC21320-Q1 的卓越性能使其在多個領域得到廣泛應用：

• 混合動力和純電動汽車電池充電器：在電動汽車的充電系統中，需要高效可靠的柵極驅動器來驅動功率器件，實現快速、安全的充電過程。UCC21320-Q1 的高驅動能力、快速開關特性和良好的隔離性能，能夠滿足電池充電器的嚴格要求。
• DC-DC 和 AC-DC 電源中的隔離轉換器：在電源轉換應用中，隔離是確保系統安全的關鍵。UCC21320-Q1 的隔離屏障能夠有效隔離輸入和輸出，提高電源的穩定性和可靠性。
• 電機驅動和直流 - 交流太陽能逆變器：電機驅動和太陽能逆變器需要精確控制功率器件的開關，以實現高效的能量轉換。UCC21320-Q1 的快速傳播延遲和低脈沖寬度失真特性，能夠確保電機和逆變器的精確控制。
• 不間斷電源（UPS）：在 UPS 系統中，需要快速響應的柵極驅動器來保證在市電中斷時能夠迅速切換到備用電源。UCC21320-Q1 的快速禁用功能和高開關速度，使其成為 UPS 應用的理想選擇。

3. 功能詳解

3.1 欠壓鎖定（UVLO）功能

UCC21320-Q1 在輸入和輸出電源端均具備內部欠壓鎖定（UVLO）保護功能。當 VDD 偏置電壓低于啟動時的 VVDD_ON 或啟動后的 VVDD_OFF 時，VDD UVLO 功能會使受影響的輸出保持低電平，無論輸入引腳（INA 和 INB）的狀態如何。同樣，輸入側的 VCCI 也有 UVLO 保護，只有當 VCCI 超過 VCCI_ON 時設備才會激活，低于 VCCI_OFF 時停止輸出信號。這種保護機制能夠防止設備在低電壓下工作，避免因電壓不穩定而導致的故障，提高了系統的可靠性。

3.2 輸入輸出邏輯

輸入引腳（INA、INB 和 DIS）基于 TTL 和 CMOS 兼容的輸入閾值邏輯，并且與 VDD 電源電壓完全隔離。這意味著輸入信號的幅度可以根據需要進行選擇，只要不超過推薦的限制范圍，為系統設計提供了更大的靈活性。輸入引腳的典型高閾值為 1.8V，低閾值為 1V，且受溫度影響較小，同時具有 0.8V 的寬滯后，能夠有效抵抗噪聲干擾，確保穩定運行。如果輸入引腳未使用，建議將其接地，以避免引入不必要的干擾。

輸出階段采用了獨特的上拉和下拉結構。上拉結構由一個 P 溝道 MOSFET 和一個額外的上拉 N 溝道 MOSFET 并聯組成，在功率開關導通的米勒平臺區域，能夠提供更高的峰值源電流，實現快速導通。下拉結構則由一個 N 溝道 MOSFET 組成，兩個輸出均能夠提供 4A 峰值源電流和 6A 峰值灌電流脈沖，輸出電壓在 VDD 和 VSS 之間擺動，實現軌到軌操作。

3.3 禁用引腳（DISABLE）

設置 DISABLE 引腳為高電平可以同時關閉兩個輸出，將其接地或懸空則允許設備正常工作。DISABLE 響應時間在 20ns 左右，響應速度快，與傳播延遲相當。需要注意的是，該引腳僅在 VCCI 高于 UVLO 閾值時有效。如果不使用 DISABLE 引腳，建議將其接地以提高抗噪性能，并且在連接到微控制器時，建議在 DIS 引腳附近使用一個約 1nF 的低 ESR/ESL 電容器進行旁路。

3.4 可編程死區時間（DT）引腳

UCC21320-Q1 允許用戶通過以下兩種方式調整死區時間：

• DT 引腳連接到 VCC：此時輸出完全匹配輸入，不設置死區時間，允許輸出重疊。
• DT 引腳連接到編程電阻：通過在 DT 引腳和 GND 之間連接一個電阻 (R{DT})，可以編程設置死區時間 (t{DT})，計算公式為 (t{DT} approx 10 × R{DT})（(R{DT}) 單位為 kΩ，(t{DT}) 單位為 ns）。當 (R_{DT}>5 kΩ) 時，建議在芯片附近并聯一個 ≤1nF 的陶瓷電容器，以提高抗噪性能和兩個通道之間的死區時間匹配度。

死區時間的設置對于防止功率轉換器中的上下橋臂直通至關重要。輸入信號的下降沿會觸發另一個信號的可編程死區時間，輸出信號的死區時間始終取驅動器編程死區時間和輸入信號自身死區時間中的較長者。如果兩個輸入同時為高電平，兩個輸出將立即置為低電平。

4. 設計應用與注意事項

4.1 典型應用電路設計

以 UCC21320-Q1 驅動 1200V SiC MOSFETs 的高低側配置為例，以下是詳細的設計步驟：

4.1.1 INA/INB 輸入濾波器設計

為了濾除因非理想布局或長 PCB 走線引入的振鈴，可使用一個小的輸入 (R{IN}-C{IN}) 濾波器。建議 (R{IN}) 的取值范圍為 0Ω 至 100Ω，(C{IN}) 的取值范圍為 10pF 至 100pF。在選擇這些組件時，需要注意在良好的抗噪性能和傳播延遲之間進行權衡。

4.1.2 外部自舉二極管和串聯電阻選擇

自舉電容器在每個周期的低側晶體管導通時通過外部自舉二極管由 VDD 充電。充電過程涉及高峰值電流，因此自舉二極管的瞬態功耗可能較大。為了降低損耗，建議選擇高壓、快速恢復二極管或具有低正向壓降和低結電容的 SiC 肖特基二極管。同時，使用自舉電阻 (R{BOOT}) 可以減少 (D{BOOT}) 中的浪涌電流，并限制每個開關周期內 VDDA - VSSA 電壓的上升斜率。

4.1.3 柵極驅動器輸出電阻選擇

外部柵極驅動器電阻 (R{ON} / R{OFF}) 具有多種作用，包括限制寄生電感/電容引起的振鈴、限制高電壓/電流開關的 dv/dt 和 di/dt 以及體二極管反向恢復引起的振鈴、微調柵極驅動強度以優化開關損耗、減少電磁干擾（EMI）等。可以根據公式計算峰值源電流和峰值灌電流，但需要注意的是，實際的峰值電流還會受到 PCB 布局和負載電容的影響。為了減少過度的柵極振鈴，建議在 FET 柵極附近使用鐵氧體磁珠，并在出現過沖/下沖時添加外部鉗位二極管。

4.1.4 柵源電阻選擇

建議使用一個柵源電阻 (R{GS})，在柵極驅動器輸出未供電或處于不確定狀態時，將柵極電壓拉低至源極電壓。該電阻還可以降低由于米勒電流引起的 dv/dt 導通風險，其阻值通常在 5.1kΩ 至 20kΩ 之間，具體取決于功率器件的 Vth 和 (C{GD}) 與 (C_{GS}) 的比值。

4.1.5 柵極驅動器功率損耗估算

柵極驅動器子系統的總損耗 (P{G}) 包括 UCC21320-Q1 的功率損耗 (P{GD}) 和外圍電路的功率損耗。(P{GD}) 可以通過計算靜態功率損耗 (P{GDQ}) 和開關操作損耗 (P_{GDO}) 來估算。其中，靜態功率損耗包括驅動器的靜態功耗和在一定開關頻率下的自功耗；開關操作損耗則與負載電容有關，驅動器在每個開關周期內對負載進行充電和放電。

4.1.6 結溫估算

UCC21320-Q1 的結溫 (T{J}) 可以通過公式 (T{J}=T{C}+Psi{JT} × P{GD}) 進行估算，其中 (T{C}) 是通過熱電偶或其他儀器測量的 UCC21320-Q1 的外殼頂部溫度，(Psi{JT}) 是從熱信息表中獲取的結到頂部表征參數。使用 (Psi{JT}) 而不是結到外殼熱阻 (R_{Theta J C}) 可以大大提高結溫估算的準確性。

4.1.7 VCCI、VDDA/B 電容選擇

VCCI、VDDA 和 VDDB 的旁路電容器對于實現可靠性能至關重要。建議選擇具有足夠電壓額定值、溫度系數和電容公差的低 ESR 和低 ESL 表面貼裝多層陶瓷電容器（MLCC）。需要注意的是，MLCC 上的直流偏置會影響實際電容值。對于 VCCI 電容，建議使用一個 50V、容量超過 100nF 的 MLCC；對于 VDDA（自舉）電容，需要根據總電荷需求和電壓紋波來計算最小電容值，并考慮安全余量；對于 VDDB 電容，由于通道 B 與通道 A 的電流需求相同，因此需要選擇合適的電容來滿足供電要求。

4.1.8 死區時間設置

對于采用半橋的功率轉換器拓撲，上下晶體管之間的死區時間設置對于防止動態開關期間的直通至關重要。UCC21320-Q1 的死區時間規格定義為一個通道下降沿的 90% 到另一個通道上升沿的 10% 之間的時間間隔。在實際應用中，需要根據系統要求、負載條件、電壓/電流條件等因素來選擇合適的死區時間。建議在 DT 引腳附近并聯一個 ≤1nF 的陶瓷電容器，以提高抗噪性能。

4.1.9 輸出級負偏置應用電路

在非理想 PCB 布局和長封裝引腳引入寄生電感的情況下，功率晶體管的柵源驅動電壓在高 di/dt 和 dv/dt 開關期間可能會出現振鈴。為了防止振鈴超過閾值電壓導致意外導通甚至直通，可以在柵極驅動上施加負偏置。文檔中介紹了三種實現負柵極驅動偏置的方法：

• 使用齊納二極管的隔離電源輸出級負偏置：通過在隔離電源輸出級使用齊納二極管設置負偏置，該方法需要兩個電源，并且存在 (R_{z}) 的穩態功耗。
• 使用兩個電源的負偏置：使用兩個電源（或單輸入雙輸出電源）來分別確定正驅動輸出電壓和負關斷電壓，該方法提供了更大的電壓設置靈活性，但需要更多的電源。
• 單電源配置的負偏置：通過在柵極驅動回路中使用齊納二極管生成負偏置，該方法僅使用一個電源，成本和設計工作量較低，但負偏置電壓會受到占空比的影響，并且高側 VDDA - VSSA 必須保持足夠的電壓以確保在推薦的電源范圍內工作。

4.2 電源供應建議

UCC21320-Q1 的推薦輸入電源電壓（VCCI）范圍為 3V 至 18V，輸出偏置電源電壓（VDDA/VDDB）范圍取決于具體型號。需要注意的是，VDD 和 VCCI 不能低于各自的 UVLO 閾值，否則會觸發保護機制。同時，為了確保穩定的電源供應，建議在 VDD 和 VSS 引腳之間放置一個低 ESR 的陶瓷表面貼裝電容器，并且最好使用一個約 10μF 的電容器進行設備偏置，再并聯一個 ≤100nF 的電容器進行高頻濾波。對于 VCCI 和 GND 引腳之間的旁路電容器，建議其最小推薦值為 100nF。

4.3 PCB 布局注意事項

良好的 PCB 布局對于 UCC21320-Q1 的性能至關重要。以下是一些關鍵的布局要點：

• 元件放置：將低 ESR 和低 ESL 電容器靠近設備放置在 VCCI 和 GND 引腳之間以及 VDD 和 VSS 引腳之間，以支持外部功率晶體管導通時的高峰值電流。同時，盡量減小頂部晶體管源極和底部晶體管源極之間的寄生電感，避免開關節點 VSSA（HS）引腳出現大的負瞬變。建議將死區時間設置電阻 (R{DT}) 及其旁路電容器靠近 UCC21320-Q1 的 DT 引腳放置；在連接到微控制器時，在 DIS 引腳附近使用一個約 1nF 的低 ESR/ESL 電容器 (C{DIS}) 進行旁路。
• 接地考慮：將為晶體管柵極充電和放電的高峰值電流限制在最小的物理區域內，以減少環路電感，降低晶體管柵極端子上的噪聲。柵極驅動器應盡可能靠近晶體管放置。同時，注意包括自舉電容器、自舉二極管、局部 VSSB 參考旁路電容器和低側晶體管體/反并聯二極管的高電流路徑。由于自舉電容器在每個周期通過自舉二極管由 VDD 旁路電容器快速充電，涉及高峰值電流，因此需要盡量減小該環路在電路板上的長度和面積，以確保可靠運行。
• 高壓考慮：為了確保初級和次級側之間的隔離性能，應避免在驅動器設備下方放置任何 PCB 走線或銅箔。建議在 PCB 上設置一個切口，以防止可能影響 UCC21320-Q1 隔離性能的污染。對于半橋或高低側配置，通道 A 和通道 B 驅動器可能在高達 1500VDC 的直流鏈路電壓下工作，因此應盡量增加高低側 PCB 走線之間的爬電距離。
• 熱考慮：如果驅動電壓高、負載重或開關頻率高，UCC21320-Q1 可能會消耗大量功率。合理的 PCB 布局可以幫助將熱量從設備散發到 PCB 上，最小化結到電路板的熱阻抗（θJB）。建議增加連接到 VDDA、VDDB、VSSA 和 VSSB 引腳的 PCB 銅箔面積，優先考慮最大化與 VSSA 和 VSSB 的連接。如果系統有多層，還建議通過多個適當尺寸的過孔將 VDDA、VDDB、VSSA 和 VSSB 引腳連接到內部接地或電源平面，但要注意避免不同高壓平面的走線/銅箔重疊。

5. 總結

U