AD96685/AD96687超快比較器：高速應用的理想之選

在電子設計領域，高速比較器的性能對于許多應用至關重要。今天，我們就來深入探討一下ADI公司的AD96685和AD96687這兩款超快電壓比較器，看看它們在高速設計中能為我們帶來哪些優勢。

文件下載：AD96687.pdf

器件概述

AD96685和AD96687屬于超快電壓比較器。其中，AD96685是單比較器，傳播延遲僅2.5 ns；AD96687則是同樣快速的雙比較器。這兩款器件都具備50 ps的傳播延遲色散特性，這對于高速比較器而言尤為關鍵，它衡量的是在不同過驅動條件下傳播延遲的差異。

它們擁有快速、高精度的差分輸入級，能在 -2.5 V至 +5 V的共模范圍內，對各種信號保持一致的傳播延遲。輸出為互補數字信號，與ECL 10K和10KH邏輯系列完全兼容，且輸出能提供足夠的驅動電流，可直接驅動端接50 Ω至 -2 V的傳輸線。此外，還包含一個電平敏感鎖存輸入，支持跟蹤、跟蹤保持或采樣保持等工作模式。

在封裝和工作溫度范圍方面，AD96685采用16引腳SOIC封裝，工作溫度范圍為 -25°C至 +85°C；AD96687有16引腳DIP、SOIC和20引腳PLCC三種封裝，工作溫度范圍同樣是 -25°C至 +85°C。

特性亮點

速度與功耗平衡

這兩款比較器速度極快，傳播延遲僅2.5 ns，同時功耗較低，每個比較器功耗為118 mW，在高速應用中能很好地平衡速度和功耗。

多種封裝與電源支持

提供DIP、SOIC、PLCC等多種封裝形式，方便不同的設計需求。電源供應支持 +5 V和 -5.2 V，且邏輯兼容性為ECL，能與多種系統進行適配。

低延遲色散

50 ps的延遲色散特性確保了在不同過驅動條件下傳播延遲的一致性，有助于提高系統的定時精度。

電氣特性

輸入特性

輸入失調電壓在25°C時為1 - 2 mV，輸入失調漂移為20 μV/°C；輸入偏置電流在25°C時為7 - 10 μA，輸入失調電流為0.1 - 1.0 μA；輸入電阻為200 kΩ，輸入電容為2 pF。輸入電壓范圍為 -2.5 V至 +5 V，共模抑制比為80 - 90 dB。

輸出特性

邏輯“1”電壓為 -1.1 V，邏輯“0”電壓為 -1.5 V；邏輯“1”電流為40 μA，邏輯“0”電流為5 μA。

開關性能

輸入到輸出高、低電平的傳播延遲在25°C時為2.5 - 3.5 ns，鎖存使能到輸出高、低電平的傳播延遲同樣為2.5 - 3.5 ns，延遲色散為50 ps。最小脈沖寬度為2.0 - 3.0 ns，最小建立時間為0.5 - 1.0 ns，最小保持時間為0.5 - 1.0 ns。

這些電氣特性為高速設計提供了重要的參數依據。例如，低輸入失調電壓和低延遲色散有助于提高比較器的精度和穩定性；寬輸入電壓范圍和高共模抑制比則能增強比較器對不同信號的適應能力和抗干擾能力。那么，在實際設計中，我們該如何充分利用這些特性來優化電路性能呢？

應用場景

高速觸發與線接收器

憑借其快速的傳播延遲，AD96685/AD96687非常適合用于高速觸發電路和高速線接收器，能夠及時準確地對信號進行響應和處理。

閾值與窗口比較

可用于閾值檢測和窗口比較，實現對信號幅度的精確判斷。例如，在一些需要對信號進行幅度篩選的系統中，能夠快速準確地識別出符合條件的信號。

峰值檢測

在峰值檢測應用中，其高速特性可以實時捕捉信號的峰值，為后續的信號處理提供準確的數據。

從搜索到的資料來看，不同類型的觸發器和觸發電路在各自的應用場景中都發揮著重要作用。那AD96685/AD96687在實際的高速觸發電路中，與這些常見的觸發器相比，又有哪些獨特的優勢和應用特點呢？下面通過兩個典型應用電路來進一步了解。

高速采樣電路

在高速采樣電路中，可利用其快速的響應特性，實現對高速信號的實時采樣。通過合理設置參考電壓和鎖存使能信號，能夠準確地采集到所需的信號信息。

高速窗口比較器

在高速窗口比較器應用中，AD96685/AD96687可以對輸入信號的幅度進行精確判斷，只有當輸入信號的幅度在設定的窗口范圍內時，才會輸出相應的信號，從而實現對信號的篩選和處理。

設計注意事項

接地與電源去耦

為實現最佳性能，必須采用高速設計技術。其中，使用低阻抗接地平面是設計的關鍵，能有效減少電磁干擾。同時，電源去耦也非常重要，通常需要將兩個電源連接端分別通過 0.1 μF 陶瓷電容和 0.001 μF 云母電容接地。由于比較器電路的設計，負電源對變化更為敏感，因此要特別確保負電源的“干凈”。

鎖存使能輸入

鎖存使能輸入為低電平有效（鎖存）。若不使用鎖存功能，AD96685 的鎖存使能輸入應接地（地為 ECL 邏輯高電平）；AD96687 的鎖存使能輸入應連接到 -2.0 V 或懸空，以禁用鎖存功能。此外，鎖存使能輸入還可作為遲滯控制輸入，通過改變輸入電壓來實現遲滯的小幅度變化。

未使用比較器處理

在 AD96687 中，若有一個比較器階段未使用，不能讓其輸入懸空。因為高內部增益可能導致輸出振蕩，影響正在使用的另一個比較器。可通過確保兩個輸入至少相差一個二極管壓降，并將鎖存使能輸入接地，使輸出處于固定狀態。

終端匹配

使用適當的 ECL 終端能獲得最佳性能。AD96685/AD96687 的開集電極輸出設計為通過 50 Ω 電阻端接到 -2.0 V，或采用其他等效的 ECL 終端。若高速 ECL 信號需要布線超過幾厘米，可能需要使用微帶或帶狀線技術，以確保正確的轉換時間并防止輸出振鈴。

綜上所述，AD96685和AD96687以其優異的高速性能、豐富的功能特性以及廣泛的應用場景，為電子工程師在高速設計領域提供了強大的工具。但在實際應用中，我們需要充分考慮各種設計注意事項，合理布局和布線，以確保這些比較器能夠發揮出最佳性能，滿足不同高速系統的設計需求。你在使用類似高速比較器的過程中，遇到過哪些印象深刻的問題呢？歡迎在評論區分享交流。