高速差分線路接收器SN75LVDS32和SN75LVDS9637的全面剖析

在電子工程師的日常工作中，高速數據傳輸的穩定性和效率是至關重要的。今天，我們就來深入探討兩款高性能的高速差分線路接收器——SN75LVDS32和SN75LVDS9637，了解它們的特性、應用場景以及設計要點。

文件下載：sn75lvds32.pdf

1. 產品概述

SN75LVDS32和SN75LVDS9637是德州儀器（TI）推出的符合低電壓差分信號（LVDS）電氣特性的差分線路接收器。LVDS技術能夠將5V差分標準電平（如EIA/TIA - 422B）的輸出電壓降低，從而降低功耗、提高開關速度，并且可以在3.3V電源軌下工作。這兩款接收器適用于點對點和多點（一個驅動器和多個接收器）的數據傳輸，傳輸介質可以是印刷電路板走線、背板或電纜。

2. 關鍵特性

• 電氣性能：符合或超過ANSI TIA/EIA - 644標準，能夠在3.3V單電源下工作，最高信號傳輸速率可達155Mbps，最大差分輸入閾值為±100mV，輸出為低電壓TTL（LVTTL）邏輯電平。
• 溫度范圍：適用于0°C至70°C的工作環境，能夠滿足大多數常規應用的需求。
• 故障保護：具有開路故障保護功能，當輸入開路時，接收器會通過300kΩ電阻將信號對的每條線路拉至接近VCC，確保輸出為高電平。

3. 功能詳解

• 輸入輸出特性：SN75LVDS32和SN75LVDS9637的每個輸入都有特定的等效電路，輸出也有相應的等效結構。在推薦的工作條件下，它們的電氣特性表現出色，例如輸入電流、輸出電壓等參數都有明確的規定。	參數	最小值	典型值	最大值	單位
  正向差分輸入電壓閾值 (V_{ITH+})	-	-	100	mV
  負向差分輸入電壓閾值 (V_{ITH-})	-100	-	-	mV
  高電平輸出電壓 (V_{oH})	2.4	-	-	V
  低電平輸出電壓 (V_{oL})	-	-	0.4	V
  電源電流 (I_{cc})（SN75LVDS32啟用無負載）	-	10	18	mA
  電源電流 (I_{cc})（SN75LVDS32禁用）	0.25	0.5	-	mA
  電源電流 (I_{cc})（SN75LVDS9637無負載）	-	5.5	10	mA
  輸入電流 (I{1})（(V{i}=0)）	-2	-10	20	μA
  輸入電流 (I{1})（(V{i}=2.4V)）	-1.2	-3	-	μA
  關斷輸入電流 (I{(OFF)})（(V{cc}=0)，(V = 3.6V)）	-	6	20	μA
  高電平輸入電流 (I{H})（(V{IH}=2V)）	-	-	10	μA
  低電平輸入電流 (I{L})（(V{IL}=0.8V)）	-	-	10	μA
  高阻態輸出電流 (I{oz})（(V{o}=0) 或 (V_{cc})）	-	-	±10	μA

• 開關特性：在開關特性方面，它們的傳播延遲時間、脈沖偏斜、通道間輸出偏斜等參數都有嚴格的指標要求，確保了高速數據傳輸的準確性和穩定性。	參數	最小值	典型值	最大值	單位
  低到高電平輸出傳播延遲時間 (t_{pLH})	-	2.1	6	ns
  高到低電平輸出傳播延遲時間 (t_{pHL})	-	2.1	6	ns
  脈沖偏斜 (t_{sk(p)})	-	0.6	1.5	ns
  通道間輸出偏斜 (t_{sk(o)})	-	0.7	1.5	ns
  部件間偏斜 (t_{sk(pp)})	-	-	0.6	ns
  輸出信號上升時間（20% - 80%） (t_{r})	-	-	0.6	ns
  輸出信號下降時間（80% - 20%） (t_{f})	-	-	1	ns
  高電平到高阻態輸出傳播延遲時間 (t_{pHZ})	-	-	25	ns
  低電平到高阻態輸出傳播延遲時間 (t_{pLZ})	-	-	25	ns
  高阻態到高電平輸出傳播延遲時間 (t_{pZH})	-	-	25	ns
  高阻態到低電平輸出傳播延遲時間 (t_{pZL})	-	-	25	ns

4. 應用案例

• 與RS - 422數據的配合使用：當使用TIA/EIA - 422線路驅動器傳輸數據時，可以通過添加衰減電路，使用TIA/EIA - 644線路接收器來接收數據。在接地噪聲較小（小于±1V）的情況下，可使用電阻分壓器電路將422差分信號衰減到LVDS電平，同時要注意電阻的選擇和連接方式。如果接地噪聲較大，則需要對電路進行修改，以衰減共模電壓。
• 其他應用場景：這兩款接收器通常用于高速點對點數據傳輸，當地面差異小于1V時表現出色。它們還可以與RS - 422、PECL和IEEE - P1596等設備互操作，在不增加功耗和雙電源要求的情況下接近ECL速度。

5. 設計注意事項

• 電源去耦：在VCC和接地平面之間放置0.1μF和0.001μF的Z5U陶瓷、云母或聚苯乙烯介質的0805尺寸芯片電容器，并盡量靠近設備端子，以減少電源噪聲。
• 終端電阻：終端電阻值應與傳輸介質的標稱特性阻抗匹配，誤差在±10%以內，以確保信號的完整性。
• 未使用的使能輸入：未使用的使能輸入應根據需要連接到VCC或GND，避免出現不穩定的情況。

6. 總結

SN75LVDS32和SN75LVDS9637在高速差分數據傳輸方面具有出色的性能和可靠性。在實際應用中，工程師需要根據具體的需求和環境，合理選擇器件和設計電路，以充分發揮它們的優勢。同時，要密切關注器件的各種參數和特性，確保設計的穩定性和有效性。在設計過程中，你是否遇到過類似的高速數據傳輸問題？你是如何解決的呢？歡迎在評論區分享你的經驗。