DS90CF366與DS90CF386：LVDS接收器的技術解析與應用指南

在當今高速數據傳輸的時代，低電壓差分信號（LVDS）技術憑借其低功耗、高速率和抗干擾能力強等優勢，在眾多領域得到了廣泛應用。DS90CF366和DS90CF386作為德州儀器（TI）推出的兩款LVDS接收器，在視頻顯示、數字視頻傳輸等領域展現出了卓越的性能。本文將深入解析這兩款接收器的特性、應用及設計要點，為電子工程師們提供全面的技術參考。

文件下載：ds90cf366.pdf

一、產品概述

DS90CF386能夠將四個LVDS數據流轉換為28位并行LVCMOS數據，而DS90CF366則可將三個LVDS數據流轉換為21位并行LVCMOS數據。兩款接收器的輸出均在下降沿觸發，且與上升沿或下降沿觸發的發射器能夠實現互操作，無需額外的轉換邏輯。其LVDS時鐘工作頻率范圍為20 MHz至85 MHz，在85 MHz的時鐘速率下，DS90CF386的最大吞吐量可達2.38 Gbps，DS90CF366為1.785 Gbps。

二、特性亮點

2.1 高性能與低功耗

• 寬時鐘頻率支持：支持20 MHz至85 MHz的移位時鐘，能夠滿足多種應用場景的需求。
• 低功耗設計：在85 MHz灰度模式下，接收器功耗典型值小于142 mW；電源關閉模式下，最大功耗小于1.44 mW 。

  2.2 高兼容性與可靠性

• 多分辨率支持：支持VGA、SVGA、XGA和單像素SXGA等多種分辨率。
• ESD防護：靜電放電（ESD）額定值大于7 kV（HBM）和700 V（EIAJ），具有良好的抗靜電能力。
• PLL無外部組件：內部鎖相環（PLL）無需外部組件，簡化了設計。
• LVDS標準兼容：符合TIA/EIA - 644 LVDS標準，確保了與其他LVDS設備的兼容性。

  2.3 多樣化封裝形式

  提供56引腳或48引腳TSSOP封裝，DS90CF386還提供64引腳、0.8 mm精細間距球柵陣列（NFBGA）封裝，可根據實際需求進行選擇。

三、應用領域

3.1 視頻顯示

在各類視頻顯示設備中，如液晶顯示器（LCD）、等離子顯示器（PDP）等，DS90CF366和DS90CF386可實現LVDS信號到LVCMOS信號的轉換，為顯示提供穩定的數據支持。

3.2 打印與成像

在打印機和成像設備中，可用于數字視頻傳輸，確保圖像數據的準確傳輸和處理。

3.3 機器視覺

在機器視覺系統中，能夠高效地處理高速數據傳輸，滿足系統對實時性和準確性的要求。

3.4 開放LDI - RGB橋接

作為開放LDI到RGB的橋接器，可實現不同接口之間的信號轉換，拓展了設備的兼容性。

四、引腳配置與功能

4.1 引腳類型與功能

兩款接收器的引腳分為接地（G）、輸入（I）、輸出（O）和電源（P）等類型。例如，GND引腳為LVCMOS輸出提供接地，LVDS GND引腳為LVDS輸入提供接地，LVDS VCC引腳為LVDS輸入提供電源等。

4.2 關鍵引腳說明

• PWR DWN：LVCMOS電平輸入，低電平有效，用于將接收器置于低功耗模式。
• RxCLKIN+和RxCLKIN -：正負LVDS差分時鐘輸入，為接收器提供時鐘信號。
• RxCLKOUT：LVCMOS電平時鐘輸出，下降沿作為數據選通信號。

五、規格參數

5.1 絕對最大額定值

包括電源電壓、CMOS/LVCMOS輸出電壓、LVDS接收器輸入電壓等參數的最大額定值，超出這些值可能會對設備造成永久性損壞。

5.2 ESD額定值

人體模型（HBM）靜電放電額定值為±7000 V，帶電設備模型（CDM）為±700 V，確保了設備在靜電環境下的可靠性。

5.3 推薦工作條件

推薦電源電壓為3 V至3.6 V，工作環境溫度范圍為 - 10℃至70℃，以保證設備的正常工作性能。

5.4 電氣特性

涵蓋LVCMOS直流規格、LVDS接收器直流規格、接收器電源電流等多項電氣參數，為電路設計提供了詳細的參考依據。

六、詳細設計與應用

6.1 設計要求

• 工作頻率：LVDS時鐘必須在20 MHz至85 MHz范圍內。
• 位分辨率：DS90CF386不高于24 bpp，最大支持8位RGB；DS90CF366不高于18 bpp，最大支持6位RGB。
• 數據映射：根據面板顯示要求確定合適的數據映射方式。
• 接收器偏斜裕量（RSKM）：確保發射脈沖位置和接收選通位置之間有足夠的裕量。
• 輸入終端：每個LVDS差分對需跨接一個100 Ω ± 10%的電阻，并盡量靠近IC輸入引腳。
• LVCMOS輸出：未使用的引腳可懸空，可在每個LVCMOS輸出端添加串聯電阻以減少長板跡線的反射。

  6.2 設計步驟

• 電纜接口：選擇合適的電纜，確保其支持差分LVDS對，并保持恒定的100 Ω差分阻抗，電纜偏斜應低于120 ps（85 MHz時鐘速率下）。
• 位分辨率與工作頻率：根據面板顯示的要求，計算所需的LVDS時鐘頻率，并確保其在20 MHz至85 MHz范圍內。
• 數據映射：根據面板顯示的RGB映射要求，確定接收器到終端面板顯示的數據映射方式。
• RSKM互操作性：評估系統中可用的RSKM，通過調整LVDS時鐘或數據的位置來優化RSKM性能。

七、電源與布局建議

7.1 電源供應

為確保穩定的電源供應和最小的電源噪聲，建議在每個電源引腳（VCC、PLL VCC、LVDS VCC）與接地平面之間并聯三個去耦電容（0.1 μF、0.01 μF和0.001 μF），并采用寬走線和獨立過孔連接到接地平面。

7.2 布局設計

• 差分對走線應緊密耦合，保持等長，以減少噪聲干擾和反射。
• 減少信號走線上的過孔數量，避免90°角，采用45°彎折。
• 匹配所選物理介質的差分阻抗，并與接收器輸入端的終端電阻值一致。
• 盡量使用短走線連接LVDS輸入。

八、總結

DS90CF366和DS90CF386作為高性能的LVDS接收器，在視頻顯示、數字視頻傳輸等領域具有廣泛的應用前景。通過深入了解其特性、應用及設計要點，電子工程師們能夠充分發揮這兩款接收器的優勢，設計出更加穩定、高效的電路系統。在實際設計過程中，務必嚴格遵循推薦的工作條件和設計指南，確保設備的性能和可靠性。同時，要注意靜電放電防護，避免對設備造成損壞。希望本文能為電子工程師們在使用DS90CF366和DS90CF386時提供有價值的參考。

你在設計中是否遇到過類似LVDS接收器的應用難題？你是如何解決的呢？歡迎在評論區分享你的經驗和見解。