SCANSTA101：低電壓IEEE 1149.1系統測試訪問主設備的深度剖析

在電子設備的測試與驗證領域，IEEE 1149.1（JTAG）標準發揮著至關重要的作用。德州儀器（TI）的SCANSTA101作為一款低電壓IEEE 1149.1系統測試訪問（STA）主設備，為嵌入式測試和獨立邊界掃描測試提供了強大而靈活的解決方案。今天，我們就來深入探討一下這款設備的特點、架構、電氣特性以及應用等方面的內容。

文件下載：scansta101.pdf

一、SCANSTA101的特性亮點

SCANSTA101具有眾多令人矚目的特性，使其在測試領域脫穎而出。

1. 標準兼容性：它完全兼容IEEE Std. 1149.1（JTAG）測試訪問端口和邊界掃描架構，這意味著它可以無縫集成到現有的JTAG測試系統中，為系統測試提供了標準化的解決方案。
2. 軟件支持：得到了德州儀器的SCAN Ease（SCAN嵌入式應用軟件開發工具）軟件Rev 2.0的支持，該軟件為開發者提供了便捷的開發環境，能夠更高效地實現測試功能。
3. 接口靈活性：采用通用的異步處理器接口，可與多種處理器和處理器時鐘（PCLK）頻率兼容，同時具備16位數據接口（IP可擴展至32位），并配備2k x 32位雙端口內存，為數據傳輸和存儲提供了強大的支持。
4. 多種操作模式：支持“即時加載（LotF）”和預加載向量操作模式，以及板載序列器允許進行多向量操作，如將數據加載到FPGA中。此外，板載比較器支持對測試數據輸入（TDI）與預加載的預期數據進行驗證，32位線性反饋移位寄存器（LFSR）可實現簽名壓縮。
5. 電壓與輸出特性：工作在3.3V電源電壓下，具有5V容限I/O，輸出支持掉電三態模式，提高了系統的穩定性和可靠性。

二、架構解析

SCANSTA101的架構圍繞雙端口內存構建，包含三個主要接口：并行處理器接口（PPI）、串行掃描接口（SSI）和測試與調試接口。

2.1 接口描述

2.2 雙端口內存

雙端口內存模塊是一個2048 x 32位的雙端口內存，作為PPI和SSI之間的緩沖區。從處理器側看，有七個內存區域，分別是TDO_SM、TDI_SM、預期、掩碼、向量、頭/尾、宏、序列器和掃描橋支持。該內存采用大端字節序，從SSI側看是一個整體，且SSI維護一個指針。

2.3 各模塊功能

• 并行處理器接口（PPI）：接收來自處理器的并行數據，將數據存儲到雙端口內存或內部寄存器中，同時提供配置、控制和獲取設備狀態的功能。它由多個邏輯塊組成，包括邊緣檢測器、處理器接口控制器、內存/寄存器解碼器、字/長字轉換器、控制生成器、狀態/中斷生成器和標志生成器。
• 串行掃描接口（SSI）：提供并行到串行和串行到并行的轉換路徑，為STA主設備和IEEE 1532功能提供測試數據和測試控制。它包含時鐘分頻器和TCK_SM控制、TAP跟蹤器、移位器、比較器、預期和掩碼寄存器、串行掃描接口控制器和掃描橋控制器等模塊。

三、電氣特性

3.1 絕對最大額定值

了解設備的絕對最大額定值對于確保系統的可靠性至關重要。SCANSTA101的絕對最大額定值包括電源電壓、輸入/輸出電壓、電流等參數。例如，電源電壓（VCC）范圍為 -0.5V至 +4.0V，直流輸入/輸出二極管電流為 -20mA，直流輸出源/灌電流為 ±50mA等。

3.2 推薦工作條件

推薦工作條件下，電源電壓（VCC）為3.0V至3.6V，輸入/輸出電壓為0V至VCC，工作溫度范圍為 -40°C至 +85°C。在這些條件下，設備能夠穩定運行，發揮最佳性能。

3.3 直流和交流電氣特性

文檔詳細列出了直流和交流電氣特性，包括最小高輸入電壓、最大低輸入電壓、最小高輸出電壓、最大低輸出電壓等參數，以及各種傳播延遲、時鐘頻率等交流特性。這些參數為電路設計和系統集成提供了重要的參考依據。

四、應用與寄存器

4.1 應用場景

SCANSTA101適用于嵌入式IEEE 1149.1應用和獨立邊界掃描測試儀，可用于測試和驗證電子設備的功能和性能，如電路板的互連測試、芯片的功能測試等。

4.2 寄存器總結

文檔中提供了詳細的寄存器總結，包括起始寄存器、狀態寄存器、中斷控制寄存器、時鐘分頻寄存器等多個寄存器的地址、類型、助記符、有效寄存器位和復位值。這些寄存器用于配置和控制設備的各種功能，開發者可以通過讀寫這些寄存器來實現不同的測試模式和操作。

五、測試與安全特性

5.1 測試能力

SCANSTA101支持多種IEEE 1149.1指令集，如EXTEST、SAMPLE/PRELOAD、BYPASS、IDCODE等，可實現對芯片和電路板的全面測試。此外，它還提供了內存內置自測試（BIST）支持，可通過JTAG接口或設置起始寄存器中的板載內存BIST位來啟動內存BIST。

5.2 安全模式

為了提供單事件翻轉/單事件錯誤（SEU/SEE）保護，設備實現了三重模塊化冗余（TMR），并在復位后將所有掃描接口輸出驅動到SEU容忍的安全值。同時，JTAG TAP控制器的EXTEST和HIGHZ輸出與TRST進行門控，以保護邊界掃描單元。

六、實際應用中的注意事項

6.1 部分長字的讀寫

在向TDO_SM內存寫入部分長字或從TDI_SM內存讀取部分長字時，需要特別注意。由于TDO_SM移位器先移出LSB，因此部分長字中的有效位必須作為最低有效位存儲和寫入內存，以確保所需的位能夠準確加載到TDO_SM移位器并移出到邊界掃描鏈。

6.2 時鐘和復位策略

輸入時鐘（SCK）最高可達66MHz，輸出時鐘（TCK_SM）是SCK的分頻、寄存版本，可選擇為SCK的1/2、1/4、1/8等。外部硬件復位（RST）將與輸入時鐘同步，并與軟復位結合生成同步的內部復位。在操作過程中，可通過向設置寄存器中的復位位寫入 '1' 來復位芯片。

6.3 軟件接口和寄存器定義

文檔詳細介紹了每個可尋址寄存器的定義，包括起始寄存器、狀態寄存器、中斷控制寄存器等。開發者需要了解這些寄存器的功能和使用方法，以便正確配置和控制設備。

七、總結

SCANSTA101作為一款功能強大的低電壓IEEE 1149.1系統測試訪問主設備，具有豐富的特性和靈活的架構，為電子設備的測試和驗證提供了全面的解決方案。在實際應用中，開發者需要深入理解其架構、電氣特性、寄存器定義等方面的內容，合理配置和使用設備，以確保系統的可靠性和穩定性。同時，注意實際應用中的各種細節，如部分長字的讀寫、時鐘和復位策略等，能夠更好地發揮設備的性能。你在使用SCANSTA101的過程中遇到過哪些問題呢？歡迎在評論區分享你的經驗和見解。