SN65LVDx10x系列差分轉換器/中繼器：高速信號處理的理想之選

在當今高速發(fā)展的電子領域，對于高速、穩(wěn)定信號處理的需求與日俱增。TI推出的SN65LVDS100、SN65LVDT100、SN65LVDS101和SN65LVDT101這一系列差分轉換器/中繼器，憑借其出色的性能和廣泛的適用性，成為了眾多工程師在信號處理設計中的首選。下面，我們就來深入了解一下這些器件。

文件下載：sn65lvdt101.pdf

產(chǎn)品概述

SN65LVDx10x系列是高速差分接收器和驅動器，它們作為中繼器使用，能以高達2 Gbps的速率接收低電壓差分信號（LVDS）、正發(fā)射極耦合邏輯（PECL）或電流模式邏輯（CML）輸入信號，并將其重復輸出為LVDS或PECL信號。其信號路徑采用差分設計，有效降低了輻射發(fā)射，并將附加抖動降至最低。

該系列產(chǎn)品具有低功耗的特點，是MC100EP16的低功耗替代方案。同時，它的器件間偏差最大僅為100 ps，接收器輸入閾值遲滯為25 mV，輸入電壓范圍為0 - 4 V，輸入與LVPECL、CML和LVDS信號電平電氣兼容，采用3.3 V電源供電，LVDT集成了110 Ω終端電阻，有SOIC和MSOP兩種封裝可供選擇。

產(chǎn)品特性

接收器特性

• 寬電壓和共模范圍：接收器電路支持接收大多數(shù)低電壓差分信號，輸入信號范圍為0 - 4 V。以一個具有400 mV差分輸入電壓的信號為例，在最大推薦輸入電壓為4 V的情況下，可同時支持400 mV的差分電壓和0.2 - 3.8 V的共模電壓。這使得它能適應多種不同標準的輸入信號，如標準的LVDS驅動器產(chǎn)生的350 mV差分信號，即使信號的共模電壓發(fā)生 - 1.025 V到2.625 V的偏移，該系列接收器仍能正常接收。
• 高靈敏度與遲滯設計：當差分輸入電壓大于100 mV時，接收器輸出高電平；小于 - 100 mV時，輸出低電平。在 - 100 mV < $V_{ID}$ < 100 mV范圍內，輸出狀態(tài)不確定。不過，該系列接收器具有25 mV的遲滯特性，能防止在輸入電壓接近0 V時輸出頻繁切換，避免了輸出抖動。例如，當接收器輸入開路或連接到高阻抗驅動器時，若總線上的差分噪聲電壓幅值較低（約 < ±10 mV），遲滯特性可使器件輸出保持在最后已知狀態(tài)。
• 故障安全考慮：為了將附加抖動降至最低，該系列接收器未集成故障安全功能。但可通過外部添加1.6 kΩ上拉電阻到3.3 V電源和1.6 kΩ下拉電阻到地來實現(xiàn)故障安全。不過，這種外部故障安全電路會降低差分噪聲裕量并增加輸出信號的抖動。例如，在特定測試設置中，當在驅動器和接收器之間引入10米的CAT - 5 UTP電纜時，添加外部故障安全電路會使接收器輸出的過零峰 - 峰抖動增加250 ps。
• $V_{BB}$電壓參考：SN65LVDS10x器件的4號引腳（$V{BB}$）作為電壓參考輸出，標稱值為$V{CC}-1.35$ V。它可用于接收單端輸入信號，將其連接到器件的反相輸入引腳（3號引腳：B）。例如，當接收單端3.3 V LVPECL信號時，$V_{BB}$的電壓非常合適。但使用時需注意，該引腳的最大源電流為400 μA，最大灌電流為12 μA，若不使用則應保持未連接狀態(tài)。
• 集成終端電阻：SN65LVDT10x器件在其他方面與SN65LVDS10x器件相同，但集成了終端電阻。它適用于點對點系統(tǒng)或作為多節(jié)點總線的最后一個接收器，但不能用于多節(jié)點系統(tǒng)的每個節(jié)點，否則會改變總線負載阻抗，導致多次反射和信號失真。

驅動器特性

• 高速信號處理能力：該系列產(chǎn)品設計用于在高達2 Gbps及以上的信號速率下提供高質量的信號。信號速率受上升/下降時間和附加抖動等因素影響。例如，SN65LVDS100在接收CML信號并轉換為LVDS信號時，在2 Gbps的速率下，LVDS輸出信號的差分輸出電壓至少為247 mV，標稱值為340 mV。當信號速率超過2 Gbps時，輸出信號的垂直眼圖開口會減小，但這不一定會影響系統(tǒng)的整體性能，需要進行信號鏈噪聲分析來確定。
• 低抖動性能：在2 Gbps的信號速率下，該系列器件的標稱總抖動為28 ps，最壞情況下為65 ps。抖動會使眼圖在水平方向上閉合，而最終消費者的抖動容限將決定這種眼圖閉合是否可接受。

應用案例

PECL到LVDS轉換

使用SN65LVDS100將LVPECL信號轉換為LVDS信號非常簡單。LVPECL驅動器的共模輸出約為2 V，差分輸出電壓約為600 - 800 mV，這完全在SN65LVDS100的共模范圍和高靈敏度接收器的信號要求之內。設計時，需要使用50 Ω下拉電阻到$V_{CC}-2$ V。

LVDS到3.3 - V PECL轉換

SN65LVDT101可方便地將LVDS信號轉換為LVPECL信號。LVDS驅動器的共模輸出為1.2 V，差分輸出電壓約為350 mV，同樣在SN65LVDT101的工作范圍內。該器件集成了LVPECL轉換器所需的負載電阻，簡化了電路設計。

其他轉換應用

該系列產(chǎn)品還可用于5 - V PECL到3.3 - V PECL轉換、CML到LVDS或3.3 - V PECL轉換、單端3.3 - V PECL到LVDS轉換、單端CMOS到LVDS或3.3 - V PECL轉換以及交流耦合信號的接收等多種應用場景。

設計建議

電源供應

LVDS驅動器設計為使用3.0 - 3.6 V的單電源供電。在實際應用中，驅動器和接收器可能位于不同的電路板或設備中，此時應使用單獨的電源。驅動器和接收器電源的地電位差應小于|±1 V|，同時應使用板級和局部器件級的旁路電容。

布局設計

• 傳輸線拓撲：現(xiàn)代印刷電路板通常提供微帶線和帶狀線兩種傳輸線選項。微帶線是PCB外層的走線，帶狀線是兩層接地平面之間的走線。TI建議在可能的情況下，將LVDS信號路由在微帶傳輸線上，因為它能讓設計者根據(jù)整體噪聲預算和反射允許范圍指定$Z_{0}$的必要公差。
• 介質類型和電路板結構：對于LVDS信號，F(xiàn)R - 4或等效材料通常能提供足夠的性能。如果TTL/CMOS信號的上升或下降時間小于500 ps，則建議使用介電常數(shù)接近3.4的材料，如Rogers?4350或Nelco N4000 - 13。在選擇介質后，電路板的銅重量、鍍層厚度等參數(shù)也會影響性能。
• 堆疊布局：為減少TTL/CMOS到LVDS的串擾，建議使用至少兩個單獨的信號層。六層電路板是較好的選擇，它能將每個信號層與電源層至少通過一個接地平面隔離開來，提高信號完整性，同時為布局設計者提供更大的靈活性。
• 走線間距：LVDS鏈路的差分對之間應緊密耦合，以利用電磁場抵消效應，減少噪聲耦合。差分對的走線應具有相同的電氣長度，以確保平衡，減少偏差和信號反射問題。對于相鄰的單端走線，應遵循3 - W規(guī)則，即走線間距應大于單條走線寬度的兩倍，或從走線中心到走線中心測量為走線寬度的三倍。同時，應避免使用自動布線器，因為它可能無法考慮到所有影響串擾和信號反射的因素，盡量避免90°急轉彎，可使用連續(xù)的45°轉彎來減少反射。
• 串擾和地彈最小化：為減少串擾，應提供盡可能靠近原始走線的高頻電流返回路徑，通常使用接地平面來實現(xiàn)。保持走線盡可能短，并在其下方鋪設不間斷的接地平面，可減少電磁輻射。應避免接地平面出現(xiàn)不連續(xù)情況，因為這會增加返回路徑電感。

總結

SN65LVDx10x系列差分轉換器/中繼器以其出色的性能和廣泛的適用性，為高速信號處理提供了可靠的解決方案。在設計過程中，我們需要充分考慮其特性和應用要求，合理進行電源供應和布局設計，以確保系統(tǒng)的穩(wěn)定性和可靠性。你在使用該系列產(chǎn)品時遇到過哪些問題或有什么獨特的設計經(jīng)驗呢？歡迎在評論區(qū)分享。