TSB41AB3-EP：高性能IEEE 1394a-2000三端口電纜收發器的深度解析

在電子工程師的日常設計中，選擇一款合適的收發器至關重要，它直接影響到系統的性能和穩定性。今天我們就來深入探討德州儀器（TI）的TSB41AB3-EP，一款完全符合IEEE 1394a-2000標準的三端口電纜收發器/仲裁器。

文件下載：tsb41ab3-ep.pdf

芯片概覽

TSB41AB3-EP專為在基于電纜的IEEE 1394網絡中實現三端口節點而設計，提供了數字和模擬收發器功能。它具有諸多出色特性，如支持100/200/400 Mbits/s的傳輸速度，具備節能的掉電功能，適用于電池供電的應用場景，還擁有擴展的溫度性能，可在 -40°C 至 85°C 以及 -55°C 至 125°C 溫度范圍內穩定工作。

關鍵特性剖析

節能設計

對于電池供電的設備而言，節能是一個重要考量因素。TSB41AB3-EP具備多種節能措施，包括自動設備掉電、設備掉電終端、通過LPS禁用鏈路接口以及關閉非活動端口等。在所有端口都處于掛起狀態時，除了帶隙基準發生器和偏置檢測電路外，所有電路都會掉電，從而顯著節省功耗。

電氣特性與性能指標

• 驅動特性：該芯片的驅動輸出具有良好的性能指標。例如，差分輸出電壓（VOD）典型值為265mV，驅動差分電流（I(DIFF)）在驅動使能且速度信號關閉時，范圍在 -1.05mA 至 1.05mA 之間。
• 接收特性：在接收方面，差分阻抗（Zid）典型值為7kΩ，輸入閾值電壓（V(TH R)）在 -30mV 至 30mV 之間，能夠準確識別信號。
• 電源特性：在不同工作條件下，電源電流表現不同。例如，在典型工作條件下，IDD 為97mA；在超低功耗模式下，IDD(ULP)僅為150μA。

時鐘與晶體

TSB41AB3-EP使用一個外部24.576-MHz的晶體作為參考，內部振蕩器驅動鎖相環（PLL）產生所需的393.216-MHz參考信號。這個參考信號會在內部進行分頻，為數據傳輸和LLC提供時鐘信號。選擇合適的晶體至關重要，晶體的頻率公差和穩定性應控制在 ±100ppm 以內，以確保數據傳輸的準確性。

端口與接口設計

每個電纜端口都包含兩個差分線路收發器，用于監測線路條件，以確定連接狀態、進行初始化和仲裁，以及進行數據包的接收和傳輸。數據通過2/4/8條并行線路與鏈路層控制器（LLC）進行接口，支持不同的傳輸速度。同時，芯片還提供了一個1.86-V的標稱偏置電壓（TPBIAS）用于端口端接。

內部寄存器配置

TSB41AB3-EP擁有16個可訪問的內部寄存器，分為基寄存器和分頁寄存器。基寄存器的配置是固定的，而分頁寄存器的配置則取決于當前選擇的頁面。通過對這些寄存器的配置，可以實現對芯片的各種功能控制，如節點的電源類、仲裁間隙計數、端口狀態等。

基寄存器

基寄存器包含了一些重要的信息，如物理ID、根節點標志、電纜電源狀態、根保持位、仲裁間隙計數等。這些信息對于節點在網絡中的識別和操作至關重要。

端口狀態頁面

通過選擇端口狀態頁面（Page 0），可以訪問每個端口的配置和狀態信息，包括TPA和TPB線路狀態、子/父端口狀態、端口連接狀態、偏置狀態等。

供應商識別頁面

供應商識別頁面（Page 1）用于識別供應商和合規級別，通過該頁面可以了解芯片的制造商和符合的標準。

供應商相關頁面

供應商相關頁面（Page 7）提供了一些特殊的控制功能，如空包操作標志和鏈路速度設置。

應用注意事項

電源類編程

通過PC0 - PC2終端可以設置節點在自識別數據包中指示的默認電源類。不同的電源類定義了節點的電源需求和提供能力，工程師可以根據實際應用需求進行選擇。

EMI指南

為了減少電磁干擾（EMI），可以通過發送電子郵件至1394 - EMI@list.ti.com獲取相關的指南和建議。

PowerPAD封裝

TSB41AB3-EP采用了高性能、熱增強的80引腳PFP PowerPAD封裝。在設計時，需要注意PowerPAD是一個暴露的裸片焊盤，具有金屬熱和電傳導性。建議在其下方設置一個接地的熱焊盤，并將設備的接地端子焊盤直接連接到該熱焊盤，以提高散熱性能和電氣接地效果。

與不同LLC的配合使用

• 與非1394a - 2000 LLC的配合：雖然該芯片實現了1394a - 2000規定的PHY - LLC接口，但在與非1394a - 2000的LLC設備配合使用時，需要理解一些增強功能，如異步仲裁加速和多速串聯功能可能無法正常使用。
• 與低速LLC的配合：即使TSB41AB3-EP是一個支持S400速度的PHY，但它也可以與低速的LLC配合使用。在這種情況下，需要注意未使用的Dn終端應通過10 - kΩ電阻拉到地，并且要確保速度映射的準確性，以避免數據處理錯誤。

上電復位與晶體選擇

為了確保芯片的正常運行，RESET終端必須在PHY電源達到最小所需電源電壓后至少2ms內保持低電平。在選擇晶體時，要考慮晶體的頻率公差、穩定性和負載電容等因素，以確保內部振蕩器和PLL的頻率準確性和穩定性。

總線復位

在TSB41AB3-EP中，可以通過設置發起總線復位（IBR）位來發起總線復位和初始化序列。同時，需要注意RHB位和間隙計數的更新，以確保總線上所有節點的間隙計數一致。

工作原理

PHY - 鏈路層接口

TSB41AB3-EP與LLC的接口由多個終端組成，包括SYSCLK、CTL0 - CTL1、D0 - D7、LREQ、LPS、C/LKON和ISO等。SYSCLK提供49.152-MHz的接口時鐘，所有控制和數據信號都在其上升沿進行同步和采樣。

接口操作

接口上可能會發生四種操作：鏈路服務請求、狀態傳輸、數據發送和數據接收。LLC通過LREQ終端發送服務請求，PHY根據請求進行相應的操作。在數據傳輸過程中，CTL0 - CTL1和D0 - D7總線用于控制和傳輸信息。

輸出差異化

當在PHY和LLC之間實現Annex J類型的隔離屏障時，需要對CTL0 - CTL1、D0 - D7和LREQ信號進行數字差異化處理，以確保隔離電路正常工作。

接口復位和禁用

LLC通過LPS信號控制PHY - LLC接口的狀態，可以將接口置于復位狀態、禁用狀態或使其初始化并恢復正常操作。在接口不工作時，PHY會取消任何未完成的總線請求或寄存器讀取請求，并忽略通過LREQ線路發出的任何請求。

總結

TSB41AB3-EP是一款功能強大、性能優越的IEEE 1394a-2000三端口電纜收發器。它在節能設計、電氣特性、內部寄存器配置和應用靈活性等方面都表現出色。然而，在實際應用中，工程師需要仔細考慮各個方面的因素，如電源管理、晶體選擇、總線復位等，以確保芯片能夠在系統中穩定、高效地工作。希望本文對大家在使用TSB41AB3-EP進行設計時有所幫助，你在實際應用中遇到過哪些問題呢？歡迎在評論區分享。