SCAN921025H和SCAN921226H高速LVDS串并轉換芯片深度解析

在硬件設計領域，高速數據傳輸與處理一直是關鍵挑戰。德州儀器（TI）的SCAN921025H和SCAN921226H芯片，作為10位高速LVDS（低壓差分信號）串行器和解串器，在高速數據傳輸方面表現出色。今天，我們就來深入探討這兩款芯片的特性、工作原理及應用要點。

文件下載：scan921226h.pdf

芯片特性亮點

高溫適應性

這兩款芯片能夠在高達125°C的高溫環境下穩定工作，這對于汽車、工業、軍事/航空航天等對溫度要求苛刻的應用場景來說至關重要。想象一下，在汽車發動機艙這樣高溫的環境中，芯片依然能正常工作，為汽車電子系統的穩定運行提供保障。

測試兼容性

芯片符合IEEE 1149.1（JTAG）標準，并具備全速內置自測試（At - Speed BIST）模式。JTAG標準使得設計和測試工程師可以通過標準的測試訪問端口（TAP）對背板或電纜互連進行檢測，驗證差分信號的完整性。而全速BIST模式則允許在全速狀態下驗證串行器和解串器之間的互連情況，大大提高了測試效率和準確性。

時鐘恢復能力

芯片能夠通過PLL（鎖相環）從隨機數據模式中恢復時鐘，確保每個數據傳輸周期都有信號轉換。這一特性有效消除了時鐘與數據之間以及數據與數據之間的偏移，提高了數據傳輸的準確性。

低功耗設計

在80MHz時鐘頻率下，芯片組（發送器 + 接收器）的功耗典型值小于600mW。這種低功耗設計不僅降低了能源消耗，還減少了散熱需求，延長了芯片的使用壽命。

單差分對設計

采用單差分對進行數據傳輸，消除了多通道偏移問題，簡化了PCB設計，同時減少了電纜、PCB走線數量和連接器尺寸，從而降低了成本。

高速數據傳輸

支持800Mbps的串行總線LVDS數據速率（在80MHz時鐘下），能夠滿足高速數據傳輸的需求。

同步與指示功能

具備同步模式和LOCK指示功能，通過可編程的時鐘邊沿觸發，方便用戶進行系統同步和狀態監測。

高阻抗特性

當電源關閉時，接收器輸入呈現高阻抗狀態，提高了系統的安全性和穩定性。

小封裝設計

采用49引腳的NFBGA封裝，體積小巧，適合對空間要求較高的應用場景。

芯片工作原理

初始化階段

在數據傳輸開始之前，必須對串行器和解串器進行初始化。首先，給串行器和解串器施加電源$V{CC}$，此時各自的輸出進入三態，片上上電電路禁用內部電路。當$V{CC}$達到$V_{CC} OK$（2.5V）時，每個設備中的PLL開始鎖定本地時鐘。串行器的本地時鐘是由源ASIC或其他設備提供的發送時鐘（TCLK），解串器則需要在REFCLK引腳施加本地時鐘。

串行器在PLL鎖定TCLK之前，輸出保持三態。鎖定TCLK后，串行器根據SYNC1和SYNC2輸入的電平，準備發送數據或同步（SYNC）模式。SYNC模式由六個1和六個0以輸入時鐘速率切換組成。解串器的PLL在鎖定輸入的SYNC模式或數據時，LOCK輸出保持高電平。

接下來，解串器的PLL必須與串行器同步，以完成初始化。解串器可以鎖定非重復數據模式，但發送SYNC模式可以使其在指定時間內鎖定串行器信號。用戶可以通過控制SYNC1和SYNC2引腳來實現這一過程，一種推薦的方法是使用LOCK引腳的直接反饋回路。當解串器檢測到Bus LVDS輸入的邊沿轉換時，會嘗試鎖定嵌入式時鐘信息。當解串器鎖定Bus LVDS時鐘時，LOCK輸出將變為低電平，此時解串器的輸出代表輸入的Bus LVDS數據。

數據傳輸階段

初始化完成后，串行器從輸入DIN0 - DIN9接收數據，并使用TCLK輸入鎖存輸入數據。TCLK_R/F引腳選擇串行器用于選通輸入數據的時鐘邊沿，高電平選擇上升沿，低電平選擇下降沿。如果SYNC輸入中的任何一個為高電平持續5 * TCLK周期，則無論時鐘邊沿如何，DIN0 - DIN9的數據都將被忽略。

在確定使用的時鐘邊沿后，內部會添加起始位和停止位，對寄存器中的數據位進行幀化。起始位始終為高電平，停止位始終為低電平，它們作為串行流中的嵌入式時鐘位。串行器以12倍TCLK頻率從串行數據輸出（DO±）發送序列化數據和時鐘位（10 + 2位）。例如，當TCLK為80MHz時，串行速率為$80 × 12 = 960$Mbps，而有效數據速率為$80 × 10 = 800$Mbps。

解串器與串行器同步后，LOCK引腳為低電平，解串器鎖定嵌入式時鐘并使用它來恢復序列化數據。當LOCK為低電平時，解串器的輸出（ROUT0 - ROUT9）代表輸入的Bus LVDS數據。

重新同步階段

當解串器的PLL鎖定嵌入式時鐘邊沿時，LOCK引腳輸出低電平。如果解串器失去鎖定，LOCK引腳輸出將變為高電平，輸出（包括RCLK）將進入三態。用戶系統可以通過監測LOCK引腳來檢測同步丟失，并通過脈沖串行器的SYNC1或SYNC2引腳來重新同步。一種推薦的方法是使用LOCK引腳本身提供反饋回路，以控制串行器的同步請求。在需要在特定時間內鎖定的情況下，發送同步模式進行重新同步是理想的選擇，但解串器也可以鎖定隨機數據。

隨機鎖定初始化和重新同步

前面介紹的初始化和重新同步方法是建立串行器和解串器之間連接的最快方式。然而，SCAN921226H可以在不需要串行器發送特殊SYNC模式的情況下鎖定數據流，這使得它可以在“開環”應用中工作，并且支持熱插入到正在運行的背板中。不過，由于鎖定時間會因數據流特性而異，因此無法準確預測具體的鎖定時間。

測試模式

除了通過IEEE 1149.1標準訪問數字TTL引腳進行測試外，SCAN921025H和SCAN921226H還提供兩種測試LVDS互連的指令。第一種是EXTEST，它在LVDS電平下實現，僅作為通過/不通過測試（例如檢測電纜是否缺失）。第二種是RUNBIST指令，它是一種“系統速度”互連測試，在系統時鐘速度為80MHz時，大約需要28ms執行。RX BIST數據寄存器中有兩位用于通知測試通過/失敗和測試完成情況，通過表示誤碼率（BER）優于$10^{-7}$。

應用要點

電源考慮

串行器和解串器采用全CMOS設計，本身就是低功耗設備。此外，Bus LVDS輸出的恒流源特性最小化了傳統CMOS設計中速度與$ICC$曲線的斜率，進一步降低了功耗。在給解串器上電時，REFCLK輸入可以在解串器上電之前運行，但必須在解串器鎖定輸入數據時運行。解串器的輸出將保持三態，直到檢測到輸入的數據傳輸并鎖定輸入數據流。

數據傳輸

串行器和解串器上電后，必須相互鎖相才能傳輸數據。串行器在SYNC1或SYNC2輸入為高電平時發送SYNC模式，解串器的LOCK輸出在鎖定輸入數據流之前保持高電平。將解串器的LOCK輸出連接到串行器的一個SYNC輸入，可以確保發送足夠的SYNC模式以實現解串器鎖定。解串器也可以通過上電并利用“隨機鎖定”電路來鎖定輸入數據。當解串器的LOCK輸出為低電平時，輸出（ROUT0 - ROUT9）的數據有效，但在數據傳輸過程中如果發生鎖定丟失，可能會導致數據無效。

噪聲容限

解串器的噪聲容限是指解串器能夠容忍的輸入抖動（相位噪聲）量，以確保可靠地接收數據。各種環境和系統因素都會影響噪聲容限，包括串行器的TCLK抖動、$V{CC}$噪聲、傳輸介質的ISI（碼間干擾）和大$V{CM}$偏移以及解串器的$V_{CC}$噪聲等。

鎖定丟失恢復

在數據傳輸過程中，如果解串器失去鎖定，由于鎖定檢測電路的延遲，最多可能有3個周期的先前接收數據無效。因此，在解串器重新鎖定輸入數據流且LOCK引腳變為低電平后，至少應懷疑前三個數據周期存在位錯誤。解串器可以通過讓串行器重新發送SYNC模式或隨機鎖定來重新鎖定輸入數據流。

熱插入

所有BLVDS設備在遵循一定規則的情況下都支持熱插拔。插入時，應先連接接地引腳，然后是$V{CC}$引腳，最后是I/O引腳；移除時，應先拔掉I/O引腳，然后是$V{CC}$引腳，最后是接地引腳。

PCB設計

Bus LVDS串行器和解串器應盡可能靠近邊緣連接器放置。在多個解串器應用中，解串器到插槽連接器的距離對驅動背板走線的串行器來說相當于一個短截線。較長的短截線會降低總線阻抗，增加串行器的負載，并降低解串器的閾值裕度。因此，解串器設備應放置在距離插槽連接器小于一英寸的位置，以確保信號完整性。

傳輸介質

串行器和解串器可以用于背板的點對點配置、通過PCB走線或雙絞線電纜進行數據傳輸。在點對點配置中，傳輸介質只需在接收器端進行端接。同時，需要考慮串行器和解串器接地電平偏移的可能性，以及Bus LVDS在接收器輸入處提供的$+/- 1.2V$共模范圍。

故障安全偏置

SCAN921226H的輸入閾值靈敏度提高到$+/- 50mV$，相比DS92LV1210或DS92LV1212的$+/- 100mV$有了顯著提升。然而，在接收器輸入未被主動驅動的情況下，這種高靈敏度可能會拾取噪聲并導致意外鎖定。為防止這種情況發生，可以在接收器電路板上添加外部電阻，通常將非反相接收器輸入上拉，反相接收器輸入下拉，通過終止電阻提供電流路徑，為接收器輸入提供偏置。

信號質量驗證

通過參數$t{DJIT}$（確定性抖動）和$t{RNM}$（理想噪聲裕度）可以驗證信號質量。$t{RNM}$是指解串器為確保正確采樣所需的輸入抖動量，它受到串行器的TCLK抖動、$V{CC}$噪聲、傳輸介質的ISI和大$V{CM}$偏移以及解串器的$V{CC}$噪聲等因素的影響。

引腳說明

串行器引腳

解串器引腳

總結

SCAN921025H和SCAN921226H芯片憑借其豐富的特性和出色的性能，在高速數據傳輸領域具有廣泛的應用前景。在實際應用中，我們需要根據具體的系統需求，合理選擇芯片的工作模式和參數，同時注意電源、PCB設計、信號完整性等方面的問題，以確保系統的穩定運行。希望通過本文的介紹，能幫助大家更好地理解和應用這兩款芯片。你在使用類似芯片的過程中遇到過哪些問題呢？歡迎在評論區分享交流。