汽車級LVDS雙差分線路接收器DS90LV028AQ-Q1的深度解析

在汽車電子和高速數據傳輸領域，低電壓差分信號（LVDS）技術憑借其低功耗、低噪聲和高數據速率的優勢，得到了廣泛應用。DS90LV028AQ-Q1作為一款專門為汽車應用設計的雙CMOS差分線路接收器，在眾多同類產品中脫穎而出。今天，我們就來深入了解一下這款產品。

文件下載：ds90lv028aq-q1.pdf

產品概述

DS90LV028AQ-Q1通過了AECQ - 100汽車應用認證，溫度等級為1，工作溫度范圍在 - 40°C至 + 125°C之間，能夠支持超過400 Mbps（200 MHz）的切換速率，典型差分偏斜僅為50 ps，通道間偏斜典型值為0.1 ns，最大傳播延遲為2.5 ns。它采用LVDS技術，可接受低電壓（典型值350 mV）差分輸入信號，并將其轉換為3 V CMOS輸出電平。該產品采用直通式設計，便于PCB布局，電源設計為3.3V，具有低功耗（3.3V靜態時為18 mW）、LVDS輸入支持LVDS/CML/LVPECL信號等特點，且在掉電模式下LVDS輸入呈高阻抗狀態。

產品規格剖析

絕對最大額定值

在使用DS90LV028AQ-Q1時，必須嚴格遵守其絕對最大額定值，否則可能會對設備造成永久性損壞。例如，電源電壓（Vcc）的范圍是 - 0.3V至4V，輸入電壓（N +, RIN）為 - 0.3V至3.9V，輸出電壓（Rou）為 - 0.3V至Vcc + 0.3V等。這些參數是設備能夠承受的極限應力，超過這些值可能會影響設備的可靠性。

ESD額定值

靜電放電（ESD）是電子設備在制造和使用過程中需要重點關注的問題。DS90LV028AQ-Q1的人體模型（HBM）ESD額定值為 + 8000V，帶電設備模型（CDM）為 + 1250V。這表明該設備在一定程度上能夠抵抗靜電放電的影響，但在實際操作中，仍需采取標準的ESD控制措施，以確保設備的安全制造。

推薦工作條件

為了保證設備的最佳性能，推薦的工作條件也非常重要。電源電壓（Vcc）建議在3V至3.6V之間，典型值為3.3V；接收器輸入電壓范圍是從地（GND）到3V；工作環境溫度（TA）為 - 40°C至 + 125°C。在這些條件下使用設備，可以充分發揮其性能，并延長設備的使用壽命。

熱信息

熱性能對于電子設備的穩定性至關重要。DS90LV028AQ-Q1的結到環境熱阻（RaJA）為103.0°C/W，結到外殼（底部）熱阻（Rauc(bot)）為41.0°C/W。了解這些熱信息，有助于我們在設計散熱方案時做出合理的決策，確保設備在工作過程中不會因為過熱而影響性能。

電氣特性和開關特性

電氣特性和開關特性是衡量設備性能的關鍵指標。例如，輸出高電壓（VoH）在特定條件下典型值為3.1V，輸出低電壓（VoL）典型值為0.5V；差分傳播延遲高到低（tPHLD）典型值為1.6 ns，低到高（tPLHD）典型值為1.7 ns等。這些參數直接影響著設備在實際應用中的數據傳輸速度和準確性。

應用與實現

應用信息

LVDS驅動器和接收器主要用于簡單的點對點配置，這種配置能為驅動器的快速邊沿速率提供干凈的信號環境。接收器通過平衡介質（如標準雙絞線電纜、平行對電纜或PCB走線）與驅動器相連，介質的特性阻抗通常在100Ω左右，需要在接收器輸入引腳附近使用100Ω的終端電阻，將驅動器的輸出（電流模式）轉換為接收器能夠檢測的電壓。當然，也可以采用多接收器配置，但需要考慮中間連接器、電纜分支、阻抗不連續、接地偏移、噪聲容限限制和總終端負載等因素。

典型應用設計要點

• 電源去耦：在電源引腳使用旁路電容是非常必要的。建議使用高頻陶瓷電容（推薦表面貼裝），將0.1 μF和0.01 μF的電容并聯在電源引腳，且最小電容值的電容應盡量靠近設備電源引腳。此外，在印刷電路板上分散布置更多電容可以提高去耦效果，同時使用多個過孔將去耦電容連接到電源平面。在印刷電路板的電源入口點，應連接一個10 μF（35 V）或更大的固體鉭電容。
• 終端匹配：選擇與傳輸線差分阻抗最匹配的終端電阻，電阻值應在90Ω至130Ω之間。由于LVDS的電流模式輸出需要終端電阻來產生差分電壓，因此沒有電阻終端，LVDS將無法正常工作。通常，在接收器端跨接一對電阻即可。
• 輸入故障安全偏置：可以使用外部上拉和下拉電阻，為開路條件下的輸入提供足夠的偏移，以實現故障安全功能。將正LVDS輸入引腳通過上拉電阻連接到VDD，負LVDS輸入引腳通過下拉電阻連接到GND，上拉和下拉電阻的阻值應在5 kΩ至15 kΩ之間，以減少對驅動器的負載和波形失真。理想情況下，共模偏置點應設置為約1.2 V（小于1.75 V），以與內部電路兼容。
• 探測LVDS傳輸線：在探測LVDS傳輸線時，必須使用高阻抗（>100 kΩ）、低電容（<2 pF）的示波器探頭和寬帶寬（1 GHz）的示波器，否則可能會得到誤導性的結果。
• 電纜和連接器選擇：選擇LVDS的電纜和連接器時，要使用受控阻抗介質，確保其匹配差分阻抗約為100Ω，且不會引入重大的阻抗不連續。平衡電纜（如雙絞線）通常比非平衡電纜（如帶狀電纜、簡單同軸電纜）更適合用于降噪和提高信號質量，因為平衡電纜由于場抵消效應產生的電磁干擾（EMI）較少，并且傾向于以共模（而非差分模式）拾取電磁輻射，這種共模噪聲會被接收器抑制。

布局指南

差分走線設計

• 阻抗匹配：使用與傳輸介質（如電纜）和終端電阻匹配的受控阻抗走線。差分對走線應在離開IC后盡可能靠近，短線長度應小于10mm，這樣可以減少反射，并確保噪聲以共模形式耦合。例如，差分信號間距為1mm時的輻射噪聲遠小于間距為3mm時的情況。
• 長度匹配：匹配走線之間的電氣長度，以減少偏斜。差分信號對之間的偏斜會破壞差分信號的磁場抵消優勢，導致電磁干擾（EMI）。在設計時，不要僅僅依賴自動布線功能，要仔細檢查尺寸，以匹配差分阻抗并為差分線提供隔離。同時，盡量減少線路上的過孔和其他不連續點。
• 避免直角轉彎：應避免90°轉彎，因為這會導致阻抗不連續，建議使用圓弧或45°斜面。
• 保持間距恒定：在一對走線中，兩條走線之間的距離應盡量小，以保持接收器的共模抑制能力。在印刷電路板上，這個距離應保持恒定，以避免差分阻抗的不連續，但在連接點處的小偏差是允許的。

PCB板考慮因素

• 分層設計：至少使用4層PCB板，從頂層到底層依次為LVDS信號層、接地層、電源層和TTL信號層。
• 信號隔離：將TTL信號與LVDS信號隔離，防止TTL信號耦合到LVDS線上。最好將TTL和LVDS信號放在不同的層，并通過電源/接地平面進行隔離。
• 靠近連接器：將驅動器和接收器盡量靠近（LVDS端口側）連接器，以減少信號傳輸的距離和干擾。

DS90LV028AQ-Q1在汽車電子和高速數據傳輸領域具有出色的性能和廣泛的應用前景。通過深入了解其特性、規格、應用和布局要求，我們可以更好地利用這款產品進行設計，為我們的項目帶來更可靠、高效的解決方案。在實際設計過程中，大家還需要根據具體的應用場景和要求，靈活運用這些知識，不斷優化設計方案。如果你在使用過程中有任何問題或經驗，歡迎在評論區分享交流。