今年ICCAD 演講現場,針對這些共性痛點,芯華章軟件架構師徐欣系統分享了以芯華章硬件加速器HuaEmu E1為核心的解決方案,從編譯效率、調試能力、testbench加速到資源配置為用戶提供可靠的驗證支撐。
?
分布式編譯技術
破解超大規模設計構建效率瓶頸
“底層規模大了之后,整個編譯的時間就會變得很長。” HuaEmu通過模組化編譯方式來解決版本構建慢這一挑戰,這一思路深度融入 HuaEmu E1 系統的技術架構設計:
? 對稱模塊歸一化處理
對設計中對稱模塊統一編譯復用,削減重復算力損耗
? 構建多級拓撲切分架構
實現軟硬件拓撲深度契合,優化編譯適配性與執行效率
? 多進程多主機并行 + 增量編譯
突破單服務器資源約束,模塊內部非接口小幅改動時,僅需獨立處理目標模塊并替換,配合單次系統級靜態時序分析(STA)即可完成迭代
該方案以模組化分布編譯為核心創新,實現編譯流程并行化,顯著降低算力與資源占用,能夠有效提示超大規模設計構建效率瓶頸。
雙模協同 + 時空切片
實現調試效率與精度的最優平衡
除了版本構建慢,超大規模芯片調試環節的海量波形處理、跨階段回溯難、調試場景適配不足等問題,同樣制約著研發進度與質量。芯華章以 “雙模協同 + 時空切片” 雙技術路徑,實現調試效率與精度的最優平衡。

? 基于雙模的驗證方法學
用戶無需分別適配兩套硬件與軟件系統,依托同一套硬件和可切換 option 的軟件方案,可先通過 Emulator 完成 Prototyping 系統環境的快速搭建(bring up),再無縫切換至 Prototyping 模式開展軟件早期開發、validation 或全量regression;當Prototyping平臺遇到調試難題時,可以平滑切換到Emulation模式,高效完成問題定位。
? 調試場景全適配
針對Emulator mode,FPGA相較于ASIC base的Emulator雖有局限但也有優勢,我們提供了三種調試狀態按需適配——從4 兆效率快速篩到支持 trigger 動態配置與核心 IP 復位的中等復雜度分析,再有 200K 速度下Full vision功能深度復現,全面覆蓋不同調試場景。

超大規模調試時波形量極大,對服務器和存儲波形的DDR造成很大挑戰。對此,我們提出解決方案:“芯華章提供基于空間和時間切片的優化調試方法,在編譯階段完成波形數據的模塊(空間維度)與時間片(時間維度)拆分,讓工程師聚焦核心模塊與關鍵時間節點,擺脫海量無效數據的困擾。”這一方案既顯著降低服務器吞吐量與 DDR 存儲負載,又大幅提升波形恢復速率與問題定位精準度。
多維度并行測試技術
釋放驗證環境最大效能
在軟硬件協同驗證場景中,DUT 部分雖已通過硬件加速提升效能,但復雜testbench單線程運行的局限,導致測試環境吞吐量不足,成為大規模驗證的效率瓶頸— 正是“測試環境運行慢” 的核心痛點。我們在演講中介紹:“我們的 co-sim技術原生支持多 host、多進程、多線程設定,從架構上打破單線程瓶頸,讓測試環境效能充分釋放。”

芯華章 co-sim 技術構建原生多主機、多進程、多線程測試架構,支持testbench跨主機分布式部署,不同主機的激勵源通過獨立進程并行處理,實現負載均衡;軟硬件采用非阻塞式事件同步,擺脫同一仿真事件綁定的限制,最大化釋放處理潛能。
該方案可精準解決復雜testbench運行效率低下的問題,為復雜testbench的超大規模系統級驗證提供高效支撐,確保驗證任務按節點高質量完成。
云原生驗證解決方案
優化資源配置降低研發成本
芯片企業對超大規模驗證的需求呈現明顯的時間窗口期特征,大規模硬件加速器的購置與維護成本高昂,而閑置期的資源浪費進一步推高研發成本,形成資源配置與實際需求的錯配矛盾。

芯華章云原生驗證解決方案,通過X-EPIC Hardware Cloud Manager將綜合編譯流程與云服務深度融合,實現驗證資源的彈性調度與按需使用。在滿足用戶IT合規要求的前提下,編譯過程中自動將Runtime所需東西推到云側,云側處理后再自動將可生成波形的raw data推回用戶側,配合芯華章Fusion Debug實時聯動調試,讓用戶在最需要的時間內靈活使用驗證資源,滿足驗證資源需求的同時無需為閑置算力付出額外成本,這是我們云解決方案的核心價值。
除技術分享外,芯華章展臺聚焦AI、RISC-V 等前沿驗證場景,通過真實項目直觀展現技術落地成效,更有產品演示與專家一對一交流環節。用戶可攜項目驗證痛點深度咨詢,現場專家憑實戰經驗給出定制化解決方案與落地路徑,助力用戶破解驗證卡點、加速項目落地。
面對不斷變化的市場需求和技術挑戰,芯華章將始終以“技術深耕” 為底色,用成熟的工具方案支撐產業鏈伙伴縮短研發周期、突破驗證卡點,以踏實的技術迭代、專業的服務能力持續致力于探索EDA工具的創新路徑,為客戶提供更加高效、可靠的驗證解決方案。
-
eda
+關注
關注
72文章
3116瀏覽量
183160 -
CAD
+關注
關注
18文章
1142瀏覽量
76690 -
編譯技術
+關注
關注
0文章
2瀏覽量
4983 -
芯華章
+關注
關注
0文章
195瀏覽量
11987
原文標題:芯華章 HuaEmu E1 四大技術打通超大規模驗證核心瓶頸
文章出處:【微信號:X-EPIC,微信公眾號:芯華章科技】歡迎添加關注!文章轉載請注明出處。
發布評論請先 登錄
Renesas E1/E20 仿真器使用指南:從入門到精通
中科曙光scaleX萬卡超集群筑牢超大規模智算硬核底座
深入解析Renesas E1/E20 Emulator:硬件設計與調試的全方位指南
Renesas E1/E20 仿真器:設計與調試的全方位指南
中科曙光scaleX萬卡超集群重塑超大規模算力基礎設施
燧原科技榮獲2025年超大規模智算集群創新應用實踐成果
芯華章GalaxEC HEC工具破解RISC-V驗證難題
偉創力高效電源模塊在超大規模數據中心的應用
超大規模芯片驗證:基于AMD VP1902的S8-100原型驗證系統實測性能翻倍
芯華章 HuaEmu E1 四大技術打通超大規模驗證核心瓶頸
評論