在電子設計領域，高精度模擬到數字的轉換至關重要，它直接影響著整個系統的性能和精度。德州儀器（TI）的ADS1224作為一款4通道、24位的delta - sigma模數（A/D）轉換器，憑借其卓越的性能和低功耗特性，在眾多應用場景中脫穎而出。今天，我們就來深入探討一下ADS1224的特點、工作原理以及實際應用。

文件下載：ads1224.pdf

1. 產品概述

ADS1224采用TSSOP - 20封裝，為高分辨率測量提供了出色的解決方案，尤其適用于便攜式系統和對空間及功耗有嚴格要求的應用。它具備240SPS的數據速率（4MHz時鐘）和20位的有效分辨率，輸入多路復用器支持四個差分通道，能夠滿足多樣化的測量需求。

1.1 主要特性

• 高性能指標：具有±5V的差分輸入范圍，0.0003%（典型值）、0.0015%（最大值）的積分非線性（INL），自校準功能確保了測量的準確性。
• 低功耗設計：在3V工作時功耗通常小于1mW，待機模式下功耗小于1μW，非常適合電池供電的應用。
• 靈活的接口：簡單的2線串行接口，方便與微控制器（如MSP430）連接，實現數據的檢索、自校準和待機模式控制。
• 溫度傳感器：片上集成溫度傳感器，可用于溫度補償等應用。

2. 電氣特性分析

2.1 模擬輸入特性

• 輸入范圍：全量程輸入電壓為±2VREF，緩沖器關閉時，絕對輸入電壓范圍為GND - 0.1V至AVDD + 0.1V；緩沖器開啟時，范圍為GND + 0.05V至AVDD - 1.5V。
• 輸入阻抗：緩沖器關閉時，差分輸入阻抗為2.7MΩ，共模輸入阻抗為5.4MΩ；緩沖器開啟時，差分輸入阻抗高達1.2GΩ。

2.2 系統性能指標

• 分辨率：24位無丟失碼，確保了高精度的測量。
• 數據速率：數據速率與時鐘頻率成正比，例如在2MHz時鐘下為120SPS。
• 線性度和誤差：積分非線性（INL）在緩沖器關閉時典型值為0.0003% FSR，緩沖器開啟時為0.0006% FSR；偏移誤差和增益誤差都控制在極小范圍內，并且具有良好的溫度穩定性。

2.3 電源特性

• 電源電壓范圍：模擬電源（AVDD）和數字電源（DVDD）范圍為2.7V至5.5V，適應多種電源環境。
• 電流消耗：待機模式下AVDD電流小于1μA，正常模式下，緩沖器關閉時AVDD = 5V電流為285μA，緩沖器開啟時為405μA。

3. 工作原理與信號處理

3.1 輸入信號選擇

ADS1224的輸入信號通過AINPx和AINNx引腳接入，由MUX0和MUX1引腳控制的輸入多路復用器選擇。它既可以接受差分輸入信號，也可以測量單極性信號。當測量單極性信號時，將負輸入（AINNx）接地，輸入信號連接到正輸入（AINPx），但此時僅使用了轉換器滿量程范圍的一半。

3.2 模擬輸入測量

• 無輸入緩沖器時：通過內部電容的連續充電和放電來測量輸入信號，采樣/放電周期以fCLK / 32的頻率重復。
• 有輸入緩沖器時：啟用低漂移、斬波穩定的輸入緩沖器，實現非常高的輸入阻抗，減少對測量的負載影響。

3.3 溫度傳感器測量

通過將TEMPEN引腳置高，可將模擬輸入切換到片上溫度傳感器。溫度傳感器基于兩個二極管的電壓差進行測量，在25°C時電壓為106mV，溫度系數為360μV/°C。

3.4 電壓參考輸入

電壓參考VREF由VREFP和VREFN引腳之間的電壓差產生，參考輸入的有效阻抗為500kΩ（fCLK = 2MHz）。為了獲得最佳性能，建議在VREFP和VREFN之間使用0.1μF的旁路電容，并盡量靠近引腳放置。

4. 時鐘與數據處理

4.1 時鐘輸入（CLK）

CLK引腳為ADS1224提供系統時鐘，可通過提高CLK頻率來加快數據速率。在正常運行期間，CLK必須保持運行，待機模式下可關閉以節省功耗。為了獲得最佳模擬性能，應盡量減少CLK上的過沖和下沖，可在CLK引腳串聯一個10Ω至100Ω的小電阻。

4.2 數據準備/數據輸出（DRDY/DOUT）

該引腳具有雙重功能。當新數據準備好時，引腳變為低電平；之后，在SCLK的第一個上升沿，引腳開始輸出轉換數據，數據以二進制補碼格式輸出，最高有效位（MSB）優先。

4.3 串行時鐘輸入（SCLK）

SCLK引腳用于在每個上升沿移出串行數據。該輸入可使用5V邏輯驅動，輸入具有滯后特性，但仍需確保信號的干凈，避免毛刺或緩慢上升的信號導致不必要的移位。

5. 頻率響應與數據處理

5.1 頻率響應特性

ADS1224的頻率響應類似于低通濾波器，-3dB截止頻率為31.5Hz（fCLK = 2MHz）。數據速率和頻率響應與CLK頻率成正比，可通過選擇合適的時鐘頻率來拒絕50Hz或60Hz的噪聲，例如選擇fCLK = 910kHz可同時拒絕50Hz和60Hz噪聲。

5.2 數據格式與檢索

數據以24位二進制補碼格式輸出，最低有效位（LSB）的權重為(2VREF) / (2^23 - 1)。檢索數據時，需等待DRDY/DOUT變為低電平，然后通過施加SCLK來移出數據。

5.3 自校準與待機模式

• 自校準：可在任何時候啟動自校準，通常在電源上電時自動進行的自校準已能滿足大多數應用需求。啟動自校準時，在檢索24位數據后施加至少兩個額外的SCLK。
• 待機模式：通過將SCLK保持高電平進入待機模式，可顯著降低功耗。待機模式下，緩沖器必須禁用以防止輸入負載。還可以設置在退出待機模式后立即進行自校準，以補償溫度或電源電壓變化。

6. 應用案例分析

6.1 多通道系統

多個ADS1224可并行操作，實現多通道測量。通過連接相同的CLK和SCLK信號，并將所有設備置于待機模式，可實現同步采樣。在讀取數據時，需考慮DRDY/DOUT信號的差異，以確保數據的準確性。

6.2 容器稱重系統

ADS1224的四個差分輸入可直接測量四個負載單元，取代傳統的機械調整方式，通過軟件進行數字求和。在該應用中，參考電壓通常由AVDD分壓得到，負載單元輸出經放大器放大后接入ADS1224的模擬輸入，通過低通濾波器減少噪聲。

7. 設計建議與注意事項

7.1 電路設計

• 電源旁路：使用陶瓷電容和鉭電容進行電源旁路，將電容靠近電源引腳放置，確保電源的穩定性。
• 參考和模擬輸入：對參考電壓和模擬輸入進行旁路處理，使用低噪聲、低漂移的參考源，如REF1004。輸入可使用簡單的RC濾波器限制高頻噪聲。
• 數字輸入：在數字輸入引腳串聯小電阻（約100Ω），控制走線阻抗，避免數字輸入信號的振鈴。

7.2 布局設計

• 接地：使用接地平面，將ADS1224的GND引腳和旁路電容直接連接到接地平面。
• 走線：保持輸入引腳的走線短而直，避免交叉和干擾。

總結

ADS1224作為一款高性能的24位A/D轉換器，憑借其豐富的特性和靈活的應用方式，為電子工程師提供了一個強大的工具。在實際設計中，我們需要充分理解其電氣特性和工作原理，結合具體應用場景進行合理的電路設計和布局，以充分發揮其性能優勢。希望通過本文的介紹，能幫助大家更好地掌握ADS1224的使用，提升設計的質量和效率。

你在使用ADS1224的過程中遇到過哪些問題？或者你對它在其他應用場景中的使用有什么想法？歡迎在評論區分享交流！