該AFE7070是一款雙通道14位65MSPS數模轉換器（DAC），集成了可編程四階基帶濾波器和模擬正交調制器。該AFE7070包括額外的數字信號處理功能，例如用于頻率生成/轉換的數控振蕩器，以及正交調制器校正電路，提供LO和邊帶抑制功能。該AFE7070具有交錯式14位1.8V至3.3V CMOS輸入。該AFE7070提供 20 MHz 的射頻信號帶寬，射頻輸出頻率范圍為 100 MHz 至 2.7 GHz。可選的LVDS輸出可用于將正交調制器輸出轉換為高達800 MHz的時鐘信號。LVDS輸出的總功耗小于350 mW，模擬RF輸出的總功耗小于334 mW。

AFE7070封裝為7mm×7mm、48引腳QFN封裝。該AFE7070在整個工業溫度范圍（–40°C 至 85°C）范圍內額定。
*附件：afe7070.pdf

特性

• 最大采樣率：65 MSPS
• 低功耗：
  • 325 mW LVDS輸出模式
  • 334 mW 模擬輸出模式
• 交錯式CMOS輸入，1.8–3.3 V IOVDD
• 用于獨立數據和DAC時鐘的輸入FIFO
• 用于寄存器編程的3引腳或4引腳SPI接口
• 復數 NCO （DDS）：32 位頻率，16 位相位
• 正交調制器校正：邊帶和LO抑制的增益、相位、失調
• 具有可
  編程帶寬的模擬基帶濾波器：最大射頻帶寬為20 MHz
• 射頻輸出：模擬（線性）或 LVDS（時鐘）
• 射頻頻率范圍：100 MHz 至 2.7 GHz
• 封裝：48引腳QFN（7mm×7mm）

參數

方框圖

一、產品概述

AFE7070 是德州儀器（TI）推出的高集成度雙路 14 位射頻數模轉換器（DAC），集成可編程四階基帶濾波器與模擬正交調制器，核心優勢為低功耗、寬射頻輸出范圍、靈活時鐘模式與數字信號處理功能，專為低功耗軟件定義無線電、毫微微 / 微微蜂窩基站、時鐘頻率轉換等場景設計。器件支持 100 MHz-2.7 GHz 射頻輸出，提供模擬線性輸出與 LVDS 時鐘輸出兩種模式，文檔版本為 SLOS761D，發布于 2012 年 2 月，2013 年 1 月修訂，采用 48 引腳 QFN 封裝（7mm×7mm），工作溫度范圍 - 40°C 至 85°C。

二、核心參數與性能特性

1. 基礎規格

• DAC 性能 ：雙路 14 位分辨率，最高采樣率 65 MSPS，輸入數據率最高 130 MSPS（交錯模式）；支持 2 補碼與偏移二進制輸入格式，內置輸入 FIFO，適配獨立數據與 DAC 時鐘。
• 射頻與調制特性 ：射頻輸出帶寬 20 MHz，滿量程輸出功率 - 3.6 dBm 至 0.3 dBm（隨頻率變化）；正交調制器支持增益、相位、偏移校正，未校準載波泄漏 45 dBc，邊帶抑制 27 dBc。
• 動態性能 ：輸出三階交調點（IP3）17-19 dBm，二階交調點（IP2）48-67 dBm；WCDMA 鄰道功率比（ACPR）61-65 dBc，輸出噪聲基底 - 137 至 - 143 dBc/Hz。

2. 供電與功耗

• 供電范圍 ：數字電源（DVDD18/CLKVDD18）1.71 V-1.89 V，模擬電源（DACVDD33/MODVDD33）3.15 V-3.45 V，I/O 電源（IOVDD）1.71 V-3.6 V，LVDS 電源（LVDSVDD18）1.71 V-1.89 V。
• 功耗表現 ：模擬輸出模式 334 mW，LVDS 輸出模式 325 mW；睡眠模式功耗低至 5-80 mW，支持分模塊斷電控制（DAC、射頻輸出、LVDS 等），優化功耗分配。

3. 封裝與環境適應性

• 封裝類型 ：48 引腳 QFN（RGZ）封裝，裸露熱焊盤增強散熱，焊盤需焊接至 PCB 接地平面以保障熱性能與機械穩定性。
• 可靠性 ：ESD 防護符合行業標準，存儲溫度范圍 - 65°C 至 150°C，最大結溫滿足工業級長期穩定運行要求。

4. 關鍵功能特性

• 數字信號處理 ：集成 32 位頻率、16 位相位的數控振蕩器（NCO/DDS），支持頻率生成與轉換；11 位增益校正、10 位相位校正、13 位偏移校正，優化正交調制精度。
• 時鐘與接口 ：支持四種時鐘模式（雙輸入 / 雙輸出 / 單端 DDR / 單端 SDR），3/4 引腳 SPI 接口用于寄存器配置，1.8 V-3.3 V CMOS 兼容 I/O，無需電平轉換。

三、工作模式與功能原理

1. 核心架構

采用 “數字輸入→FIFO 緩沖→NCO / 正交調制校正→DAC→基帶濾波→射頻輸出” 架構，雙路通道同步工作；NCO 實現頻率生成與復雜混頻，QMC 模塊補償 I/Q 不平衡，基帶濾波器可編程帶寬，最終通過射頻輸出或 LVDS 接口輸出信號。

2. 主要工作模式

3. 關鍵功能細節

• 時鐘模式 ：雙輸入模式支持獨立數據與 DAC 時鐘（FIFO 緩沖相位差），雙輸出模式生成數據鎖存時鐘，單端 DDR/SDR 模式簡化時鐘架構， latency 確定性強。
• NCO 與 QMC ：NCO 頻率分辨率由 32 位寄存器決定，支持同步 / 異步更新；QMC 模塊通過增益、相位、偏移校正，抑制載波泄漏與邊帶干擾，提升調制精度。
• FIFO 與同步 ：輸入 FIFO 支持 ±4 時鐘周期相位差吸收，提供 FIFO 指針碰撞報警；SYNC_SLEEP 引腳實現多器件同步與 NCO 參數更新觸發。

四、應用場景與設計建議

1. 典型應用領域

• 軟件定義無線電（SDR）、毫微微 / 微微蜂窩基站、衛星通信設備、時鐘發生器與頻率轉換器、工業射頻發射系統。

2. 設計關鍵要點

• 電源設計 ：模擬與數字電源獨立布線，每個電源引腳就近并聯 0.1 μF 陶瓷濾波電容；DVDD33/MODVDD33 需遠離敏感射頻路徑，避免噪聲耦合。
• 射頻與時鐘設計 ：射頻輸出 AC 耦合，50Ω 負載匹配；LO 輸入支持差分或單端（閑置端通過電容 + 50Ω 電阻接地），時鐘源需低抖動，確保 DAC 與調制器性能。
• 布線與散熱 ：PCB 采用多層板設計，射頻信號線阻抗控制（50Ω），長度匹配；裸露熱焊盤通過過孔連接至接地平面，增強散熱。
• 配置優化 ：通過 SPI 接口配置 QMC 參數優化調制精度，根據應用場景選擇時鐘模式（低 latency 場景優先單端 DDR/SDR 模式），閑置模塊通過寄存器斷電以降低功耗。