該ADS5295是一款低功耗、12位、100MSPS、8通道模數轉換器（ADC）。低功耗和在緊湊封裝中集成了多個通道，使該器件對于非常高通道數的數據采集系統具有吸引力。

串行低壓差分信號 （LVDS） 輸出減少了接口線的數量，并實現了高度的系統集成度。ADC數字數據可以通過每通道的一根或兩根LVDS引腳線輸出。在高采樣率下，雙線接口有助于保持較低的串行數據速率，從而允許使用基于現場可編程門陣列（FPGA）的低成本接收器。
*附件：ads5295.pdf

該器件集成了一個經過調整的內部基準電壓源，可在器件之間精確匹配。預計通過內部參考模式將實現最佳性能。但是，該器件也可以通過外部基準電壓源驅動。

該設備包含系統中常用的多種數字功能。這些功能包括低頻抑制模式、數字濾波選項和可編程映射。

對于低輸入頻率應用，低頻噪聲抑制模式可實現低頻噪聲抑制，并將1MHz頻段接近直流的信噪比（SNR）提高約3 dB。數字濾波選項包括低通、高通和帶通數字濾波器，以及直流失調去除濾波器。該器件還提供LVDS輸出引腳和模擬輸入通道的可編程映射。對于不需要12位ADC SNR的應用，該ADS5295可配置為具有10倍LVDS串行的8通道10位ADC，以降低輸出數據速率。

該器件采用 12 mm × 12 mm QFP-80 封裝。ADS5295額定工作溫度范圍為–40°C至+85°C。

特性

• 最大采樣率：100 MSPS
• 專為低功耗而設計：
  • 每通道 80 mW，100 MSPS
• 信噪比：70.6 dBFS
• SFDR：10 MHz、100 MSPS 時為 85 dBc
• 串行LVDS ADC數據輸出：
  • 每通道單線或雙線串行LVDS輸出
  • 單線接口：
    高達 80 MSPS 的采樣率
  • 雙線接口：
    高達 100 MSPS 的采樣率
• 數字處理塊：
  • 可編程 FIR 抽取濾波器和過采樣，可最大限度地減少諧波干擾
  • 可編程IIR高通濾波器，可最小化直流失調
  • 可編程數字增益：0 dB至12 dB
• 低頻噪聲抑制模式
• ADC輸入通道和LVDS輸出引腳之間的可編程映射
• 通道平均模式
• 各種LVDS測試模式，用于驗證
  FPGA或接收器的數據捕獲
• 封裝：12mm × 12mm QFP-80

參數

方框圖

一、產品概述

ADS5295 是德州儀器（TI）推出的 8 通道 12 位超高速低功耗模數轉換器（ADC），核心優勢為多通道集成、低功耗設計、數字功能豐富，支持串行 LVDS 輸出接口，適用于超聲成像、通信系統、多通道數據采集等對通道密度和功耗敏感的場景。文檔版本為 SBAS595，發布于 2012 年 12 月，器件采用 80 引腳 TQFP 封裝（12 mm×12 mm），工作溫度范圍 - 40°C 至 85°C。

二、核心參數與性能特性

1. 基礎規格

• 分辨率與采樣率 ：12 位分辨率（無失碼），最高采樣率 100 Msps，支持 10 位模式（降低輸出數據率）；單通道功耗僅 80 mW（100 Msps 時），總功耗 640.8 mW（典型值），低功耗優勢顯著。
• 動態性能 ：10 MHz 輸入時 SFDR 達 85 dBc，SNR 達 70.6 dBFS，ENOB 達 11.4 LSB；通道間串擾＞85 dB，500 MHz 模擬輸入帶寬，支持寬頻率信號采集。
• 輸入特性 ：差分輸入滿量程 2 Vpp，輸入共模電壓 0.95 V（內部自偏置），直流輸入電阻 2 kΩ、輸入電容 3.7 pF，驅動難度低。

2. 供電與功耗

• 供電范圍 ：單電源 1.7 V-1.9 V（AVDD 模擬電源、LVDD 數字電源，標稱 1.8 V），簡化供電設計。
• 功耗模式 ：支持全局掉電（典型功耗 45 mW）和通道待機模式（典型功耗 192 mW），適配不同功耗需求場景。

3. 封裝與環境適應性

• 封裝類型 ：80 引腳 TQFP 封裝，帶裸露熱焊盤，散熱性能優異，結到環境熱阻（θJA）30.8 °C/W，結到板熱阻（θJB）8.3 °C/W。
• 可靠性 ：ESD 防護電壓 ±2000 V（人體模型 HBM）；結溫最高 105°C，長期工作穩定性良好。

4. 接口特性

• 數據輸出 ：支持單路 / 雙路串行 LVDS 輸出，單路模式最高 80 Msps，雙路模式最高 100 Msps；序列化系數可選 10x/12x/14x/16x，適配不同數據率需求。
• 控制接口 ：支持 SPI 串行接口（最高 15 MHz），可配置工作模式、數字濾波、增益等參數，靈活適配系統設計。

三、工作模式與功能原理

1. 核心架構

8 通道獨立設計，每通道集成采樣電路、12 位 ADC 核心、數字處理模塊及 LVDS 序列化器；采用流水線架構，默認數據延遲 12 個時鐘周期（單路 LVDS）/16 個時鐘周期（雙路 LVDS）。

2. 主要工作模式

• 采樣模式 ：全通道同步采樣，支持單端 / 差分時鐘輸入（正弦波、LVPECL、LVDS、CMOS），時鐘占空比兼容 35%-65%，適配多種時鐘源。
• 輸出模式 ：單路 LVDS（12x/10x 序列化）和雙路 LVDS（12x/10x 序列化），支持字節級、位級、字級數據拆分輸出，適配不同接收端設計。
• 低功耗模式 ：全局掉電模式關閉所有模塊，喚醒時間 100 μs；通道待機模式僅關閉指定 ADC 通道，喚醒時間 5 μs，平衡功耗與響應速度。

3. 關鍵功能細節

• 數字處理模塊 ：集成可編程 FIR 抽取濾波器（抽取率 2/4/8）、IIR 高通濾波器（抑制直流偏移）、0 dB-12 dB 數字增益（1 dB 步進），可權衡 SFDR 與 SNR 性能。
• 低頻噪聲抑制 ：支持低頻率噪聲抑制（LFNS）模式，優化直流至 1 MHz 頻段噪聲性能，SNR 提升約 3 dB。
• 通道靈活配置 ：支持通道平均（2/4 通道平均）、輸入輸出可編程映射，可自定義 LVDS 輸出與模擬輸入的對應關系，適配復雜布局需求。

四、應用場景與設計建議

1. 典型應用領域

• 超聲成像、無線通信系統、多通道數據采集設備、工業控制與測試儀器等。

2. 設計關鍵要點

• 電源設計 ：模擬電源與數字電源需共地，所有電源引腳需就近并聯 0.1 μF 去耦電容，降低電源噪聲串擾。
• 輸入與時鐘設計 ：模擬輸入需差分驅動，建議串聯 5 Ω-10 Ω 電阻抑制振鈴；高速采樣時推薦低抖動差分時鐘源，時鐘幅度最低 1.5 Vpp（正弦波）。
• 布線與散熱 ：PCB 需劃分模擬區、數字區和時鐘區，差分信號線成對緊密布線；裸露熱焊盤需焊接至地平面，確保散熱效率，避免結溫過高。