本文作者：AMD 工程師 Trevor Rishavy

在撰寫本文時，HDMI Transmitter Subsystem IP 核與 Video Processing Subsystem IP 核均有多個示例設計可供使用，但并沒有演示將兩者功能結(jié)合在一起來使用的設計。

如需了解有關這些設計的信息，請參閱 PG235 和 PG231。

PG235：

https://docs.amd.com/access/sources/dita/map?isLatest=true&url=pg235-v-hdmi-tx-ss&ft:locale=en-US

PG231：

https://docs.amd.com/access/sources/dita/map?isLatest=true&url=pg231-v-proc-ss&ft:locale=en-US

本篇博文將側(cè)重于概述如何創(chuàng)建和運行設計以將這兩個 IP 結(jié)合在一起來實現(xiàn)。

注釋：此設計按現(xiàn)狀提供，不含任何保證。它是在正常發(fā)布/測試流程外構建的，僅用于提供指示信息。

SR 門戶不支持本設計。如果您對本設計有疑問，請在此論壇板塊上發(fā)帖：

https://adaptivesupport.amd.com/s/topic/0TO2E000000YKY8WAO/video?language=zh_CN

本設計演示了如何在 ZCU102 評估板上使用 AMD Vivado 設計套件 2022.1 來構建和運行 Video Processing Subsystem + HDMI TX 設計。本設計基于產(chǎn)品指南中的 HDMI TX Only 設計創(chuàng)建，隨后經(jīng)過更新，添加了 Video Processing Subsystem 功能。

其目的是為了演示如何將 Video Processing Subsystem 與 HDMI TX Subsystem 結(jié)合在一起來運作并快速實現(xiàn)。

它包括下列組成部分：

復位功能

AMD Zynq 子系統(tǒng)例化，用于控制 IP

GPIO 用于監(jiān)控狀態(tài)(原示例設計保留不變)

Test Pattern Generator (TPG) 用于創(chuàng)建視頻數(shù)據(jù)

Video Processing Subsystem 用于轉(zhuǎn)換顏色格式和分辨率

Video PHY Controller

HDMI TX Subsystem

使用提供的腳本創(chuàng)建比特流：

1.在命令行或 Vivado 終端內(nèi)，運行來自以下目錄的 Tcl 腳本，同時確保 hdmi.xdc 文件與該 Tcl 腳本位于相同目錄下：

Vivado -source v_proc_ss_0_ex.tcl

2.等待腳本完成，然后運行 Vivado 生成比特流。

此操作能以腳本模式完成，也可以打開 Vivado GUI 并遵循典型的綜合、實現(xiàn)、比特流生成流程來完成。

3.生成比特流后，導出 XSA 文件。

如何基于 XSA 來創(chuàng)建 ELF 文件：

1.打開 AMD Vitis 統(tǒng)一軟件平臺的 GUI。

2.創(chuàng)建新的平臺工程并指向從 Vivado 工程導出的 XSA。

3.使用構建工具來構建 BSP。

4.構建好 BSP 后，選擇“Drivers”中的“Import Examples”。

5.導入 HDMI TX Only。

6.將 /src 下的文件替換為 /SW 內(nèi)的文件。

這些文件均已經(jīng)過編輯，適用于 VPSS + HDMI 示例。

7.構建并測試，下圖顯示了 UART 控制臺。

注釋：如需了解有關構建和測試的更多信息，請參閱 PG235 和 PG231。

點擊閱讀原文，查看相關附件。