PCB電路板的阻抗是影響信號完整性的關鍵參數，主要由以下因素決定：

核心影響因素

介質厚度（H）?
信號層與參考地平面之間的間距，與阻抗呈正相關。厚度每增加10%，阻抗約提升8%-10%?。例如，5G基站PCB因介質厚度偏差導致阻抗波動8%，需調整材料恢復設計值?。

走線寬度（W）?
線寬與阻抗呈負相關，寬度每增加10%，阻抗降低5%-7%?。服務器PCIe 5.0信號因蝕刻后線寬縮小5%，導致阻抗偏差6%，需重新設計線寬補償?。

銅箔厚度（T）?
銅厚增加會減小阻抗，每增厚10%，阻抗降低3%-5%?。高頻信號需控制銅厚偏差≤±10%以抑制趨膚效應?。

介電常數（Er）?
材料介電常數與阻抗呈負相關。FR-4材料在1GHz下介電常數約4.2，高頻設計需考慮頻率對Er的影響?。

其他關鍵因素
線間距?：增大間距可減少耦合電容，提高阻抗?。
參考平面?：距離減小會增大電容，降低阻抗；平面不連續或分割也會改變電流分布?。
阻焊厚度?：外層阻焊過厚會降低阻抗，通常假設為0.5mil?。
制造工藝?：蝕刻側蝕導致線寬梯形變化，需通過工藝控制減少影響。
設計建議
高頻場景?：介質厚度偏差需≤±3%，線寬偏差≤±5%?。
材料選擇?：根據頻率匹配介電常數，如1080半固化片（Er=3.6）適用于高頻?。
仿真驗證?：使用HFSS等工具模擬線寬/介質厚度變化對阻抗的影響，確保反射控制在5%以內。

通過精準控制上述參數，可有效避免信號反射、衰減等問題，提升PCB可靠性。

審核編輯 黃宇