該ADS125H01是一款±20V輸入、24位、三角積分（ΔΣ）模數轉換器（ADC）。該ADC具有低噪聲可編程增益放大器（PGA）、時鐘振蕩器以及信號或基準超出范圍監視器。

與分立式解決方案相比，將寬輸入范圍、±18V 電源 PGA 和 ADC 集成到單個封裝中，可減少高達 50% 的電路板面積。
*附件：ads125h01.pdf

可編程衰減和 0.125 至 128 的增益（對應于 ±20 V 至 ±20 mV 的等效輸入范圍）無需外部衰減器或外部增益級。1GΩ的最小輸入阻抗可減少傳感器負載引起的誤差。此外，低噪聲和低漂移性能允許直接連接到受高共模電壓影響的應變片電橋和熱電偶傳感器。

數字濾波器可在 2.5 SPS 至 40 kSPS 的寬范圍內進行編程。數據速率≤ 50 SPS 或 60 SPS 時，50 Hz 和 60 Hz 線路周期噪聲的衰減可降低測量誤差。在大多數數據速率中，濾波器提供無延遲轉換數據，以在外部通道排序期間實現高數據吞吐量。

該ADS125H01采用5mm×5mm VQFN封裝，在–40°C至+125°C溫度范圍內完全額定。

特性

• ±20V 輸入、24 位 Δ-Σ ADC
• 可編程數據速率：2.5 SPS至40 kSPS
• 高壓、1GΩ 輸入阻抗 PGA：
  • 差分輸入范圍：高達 ±20 V
  • 絕對輸入范圍：高達 ±15.5 V
  • 可編程衰減和增益：
    • 0.125 至 128
• 高性能ADC：
  • 噪聲：45 nV 有效值 （增益 = 128,20 SPS）
  • CMRR：105 分貝
  • 50 Hz 和 60 Hz 抑制：95 dB
  • 失調漂移：10 nV/°C
  • 增益漂移：1 ppm/°C
  • INL：2 ppm
• 集成功能和診斷：
  • 內部振蕩器
  • 信號和參考電壓監控器
  • 循環冗余校驗 （CRC）
• 電源：
  • AVDD：4.75 V 至 5.25 V
  • DVDD：2.7 V 至 5.25 V
  • HVDD：±5 V 至 ±18 V
• 工作溫度：–40°C 至 +125°C
• 5mm × 5mm VQFN 封裝

參數

方框圖

ADS125H01 是德州儀器推出的 ±20V 寬輸入范圍 24 位 ΔΣ ADC，核心優勢為高輸入阻抗、可編程增益 / 衰減與低噪聲低漂移特性，專為 PLC 模擬輸入模塊、數據采集、電池測試等工業場景設計，支持直接連接高共模電壓傳感器。

核心參數與特性

• 分辨率與采樣：24 位分辨率，采樣率可編程 2.5 SPS-40 kSPS；INL 低至 2 ppm，確保高精度測量。
• 輸入與增益：差分輸入范圍 ±20V，絕對輸入范圍 ±15.5V；可編程增益 / 衰減 0.125-128 倍，對應輸入范圍 ±20V-±20 mV。
• 動態性能：輸入阻抗 1 GΩ，增益 = 128、20 SPS 時噪聲僅 45 nVRMS；CMRR 達 105 dB，50/60 Hz 干擾抑制 95 dB。
• 漂移特性：失調漂移 10 nV/°C，增益漂移 1 ppm/°C，長期穩定性優異。
• 供電與封裝：HV_AVDD/HV_AVSS 供電 ±5V-±18V（或單端 10V-36V），AVDD 4.75V-5.25V，DVDD 2.7V-5.25V；工作溫度–40°C-125°C，采用 5mm×5mm 32 引腳 VQFN 封裝。

關鍵功能設計

• 信號鏈架構：集成低噪聲 PGA，支持衰減（0.125-0.5）與增益（1-128）模式；第四階 ΔΣ 調制器 + 可編程數字濾波器（sinc1/sinc3/sinc4/sinc5/FIR）。
• 濾波與抗干擾：FIR 濾波器支持 2.5-20 SPS 采樣率下同時抑制 50/60 Hz 干擾；sinc 濾波器可通過調整階數平衡噪聲與響應速度。
• 校準與監控：內置偏移和滿量程校準寄存器，支持命令觸發或用戶自定義校準；集成 PGA 輸入 / 輸出監控、參考電壓監控及 CRC 通信校驗。
• 接口與控制：SPI 兼容接口（CPOL=0、CPHA=1），支持連續 / 脈沖轉換模式；DOUT/DRDY 引腳復用數據輸出與就緒指示。

典型應用場景

• 工業控制：PLC 模擬輸入模塊（±10V 電壓、4-20 mA 電流），適配工業傳感器信號采集。
• 數據采集：高共模電壓輸入、高側電流測量場景，滿足高精度數據記錄需求。
• 電池測試：寬電壓范圍適配電池充放電電壓 / 電流測量。

設計與使用建議

• 電源與去耦：HV_AVDD/HV_AVSS、AVDD、DVDD 需就近并聯低 ESR 電容 decoupling；BYPASS 引腳接 1 μF 電容到 DGND，穩定內部 2V 子穩壓器。
• 輸入配置：模擬輸入建議添加 RC 濾波器限制 dV/dt，避免 PGA 保護二極管導通；未使用數字引腳需接 DVDD 或 DGND，不可懸空。
• 布局注意：采用獨立接地平面，模擬與數字信號分區域布線；CAPP/CAPN 引腳就近連接 1 nF C0G 電容，遠離數字時鐘軌跡。
• 校準與時鐘：上電后建議進行室溫校準，校準值存儲于非易失性存儲器；支持內部振蕩器（精度 ±0.5%）或外部時鐘（7.3728 MHz/10.24 MHz）。