單芯片功率集成電路的數據手冊通常會規定兩個電流限值：最大持續電流限值和峰值瞬態電流限值。其中，峰值瞬態電流受集成功率場效應晶體管(FET)的限制，而持續電流限值則受熱性能影響。數據手冊中給出的持續電流限值，是基于典型電壓轉換、室溫條件和標準演示板工況得出的。在特定工作環境中，實施有效的熱設計對于確保集成電路可靠承載所需電流至關重要。

熱概念和參數

為清晰起見，表1列出了穩態電氣參數與熱參數的類比關系。

表1. 參數轉換

從穩態角度來看，電氣領域中電流從高電位流向低電位，傾向于選擇電阻更低的路徑。類似地，在熱領域中，熱能從高溫區域向低溫區域耗散，且通過熱阻更低的路徑會產生更大的能量耗散。

在功率集成電路應用中，通常將結（裸片）視為熱源，表1中的熱方程可調整如下：

其中：

TJ是集成電路結溫。

TA是環境溫度。

PLOSS是集成電路功率損耗。

θJA是結至環境熱阻。

根據公式1，降低集成電路的功率損耗或熱阻，均可幫助減小結至環境的溫差(ΔTJA)并改善熱性能。

散熱模式

散熱模式有三種：

熱傳導：通過直接接觸散熱。

熱對流：通過周圍流動的流體帶走熱量。

熱輻射：以電磁波的形式散熱。

如圖1所示，在集成電路(IC)應用中，熱傳導通常指的是在IC封裝 內部通過PCB銅箔進行散熱。熱對流通常發生在IC或PCB表面與周 圍空氣之間。熱輻射無處不在，因為它不需要介質。

圖1. IC應用中的散熱。

計算不同散熱方式的熱阻：

熱傳導：

其中，L是材料長度或熱傳導距離(m)，k是材料的熱導率[W/(m × K)]， 而A是材料的橫截面積（m2)。

熱對流：

其中，h是熱傳遞系數[W/(K × m2)]， Acool是散熱面積

熱輻射：

其中，ε是材料的熱發射率，σ是斯特凡-玻爾茲曼常數，Asurf是 表面積(m2)，Tsurf是表面溫度(K)，而Ta則是環境溫度(K)。

從公式4可見，輻射模式下的熱阻高度依賴于溫度。隨著溫度升高，θradi降低，這使得在實際場景中針對性地降低θradi頗具難度。因此，后續章節將重點探討熱傳導和熱對流模式下的熱阻。

簡化熱模型

如圖2所示，現引入簡化的熱模型，以評估系統級（板載芯片） 的熱性能。

圖2. 簡化的熱模型。

此模型將 θJA分解為四個不同的參數：

θJT(θJCtop): 集成電路結至外殼熱阻。

θJB: 集成電路結至板熱阻。

θTA: 集成電路外殼頂部至環境熱阻。

θBA: 板至環境熱阻。

這些參數之間的關系如下：

θ與ψ的區別

一些數據手冊將θ和ψ值列為熱參數，其中θ指實際熱阻，ψ則表示熱特性值。例如，考慮 θJT和ψJT：

主要區別在于，公式6假設熱能僅通過集成電路外殼頂部耗散，而公式7假設熱能通過所有可能的路徑耗散。因此，在自然散熱的實際應用中，使用 ψJT而非θJT來計算結溫更為準確：

需要注意的是，ψJT并非熱阻，不具備物理意義；它僅僅從系統 角度表示 TJ與Tcasetop之間的數值關系。此外， ψJT無法用于構建熱模型。類似的區別也適用于 θJB和ψJB。

集成電路封裝的影響

功率集成電路內部的散熱主要通過傳導方式進行，如公式2所述。表2列出了集成電路封裝中常用材料的熱導率值，這些數據可用于評估不同封裝結構的散熱路徑。需要注意的是，這些數值也會受到溫度的影響。

表2. 集成電路中不同材料的熱導率

帶底部裸露散熱焊盤的焊線封裝(ADI MSE)

圖3展示了ADI MSE封裝的標準結構，包含焊線和裸露底部焊盤。結合表2中的數據，引入表3以評估不同的散熱路徑。其中熱阻最低的路徑為“裸片-裸片貼裝-底部裸露焊盤”結構。

圖3. MSE封裝的典型結構。

表3. MSE中的散熱路徑

晶圓級芯片規模封裝(WLCSP)

圖4展示了WLCSP的標準結構。相應地，表4提供了WLCSP的詳細信息，其中強調熱阻最低的最優散熱路徑為“芯片-銅重分布層(RDL)-焊球”結構。

圖4.WLCSP的典型結構。

表4. WLCSP中的散熱路徑

帶底部裸露散熱焊盤的倒裝芯片封裝 (ADI LQFN)

圖5展示了ADI LQFN封裝的標準結構。結合表5可知，熱阻最低的散熱路徑是通過“芯片-銅柱-焊料”及底部裸露焊盤構成的。

圖5. LQFN封裝的典型結構

表5. LQFN中的散熱路徑

基于封裝特性的θ和ψ數值差異

如前文所述，熱阻θ是在假設熱量沿特定方向耗散的條件下計算得出的，而ψ值則是基于自然散熱條件確定的。在封裝結構中，頂部的環氧模塑化合物熱導率相對較低，且散熱路徑較長。因此，僅有極少熱能通過頂部耗散，導致Tcasetop接近TJ。根據公式6和7，ψJT顯著小于θJT。相反，由于大部分熱能通過IC外殼底部和PCB耗散，ψJB值通常與θJB接近。

裸露芯片封裝

與頂部覆蓋環氧層的封裝不同，裸露芯片封裝的芯片厚度更大。圖6展示了帶有裸露芯片的LQFN封裝的典型結構。

圖6. 裸露芯片LQFN封裝的典型結構。

頂部額外的硅層降低了熱源至外殼頂部的熱阻(θJT)，從而增強了封裝頂部的散熱能力。然而，在自然散熱條件下，由于其他系統級因素會影響整體熱阻，裸露芯片封裝并未顯著提升熱性能。裸露芯片封裝的熱優勢將在第二部分中詳細介紹。

數據手冊上的熱參數

功率集成電路數據手冊通常會列出多個熱參數以供參考，如圖7所示。由于集成電路封裝的特性，θJCBOTT小于θJT(θJCTOP)，而 ψJT顯著小于θJT(JCTOP)。在自然散熱條件下，使用θJT計算 TJ可能會導致顯著誤差。此外，需要注意θJCBOT與θJB不同，因為θJB表示的是結與板之間的熱阻，而非結與IC外殼底部之間的熱阻。

圖7. 數據手冊上的熱參數。

示例中同時列出了JEDEC和演示板的 θJA值。JEDEC板是根據JEDEC標 準51-7構建的，用于測量熱參數。通常，JEDEC板的布局未針對 散熱進行優化，因此其JA值高于演示板。一般而言，JEDEC板上的θJA反映了集成電路封裝本身的熱性能，而演示板上的θJA則表示經過優化的系統設計值。

結語

在功率集成電路(IC)封裝內部，熱傳導是主要的散熱模式。根據封裝內部材料的熱特性，部分內部路徑的熱阻可能較低。然而，實際的散熱路徑還會受到系統級因素的影響，例如裝配方式、印刷電路板(PCB)設計、風冷散熱、散熱片的使用等。有關 這些系統級因素的更多細節，將在第二部分中介紹。