文章來源：學習那些事

原文作者：小陳婆婆

本文介紹了半導體封裝技術中的堆疊封裝技術和光電組裝技術。

半導體封裝正快速走向“堆疊+融合”：PoP把邏輯和存儲垂直整合，先測后疊保良率；光電路組裝用光纖替代銅線，直接把光SMT做進基板。兩大技術同步突破，本文分述如下：

PoP疊層封裝

光電路組裝技術

PoP疊層封裝

半導體封裝技術正朝著高頻模塊、多芯片模塊（MCM）、系統級封裝（SiP）及堆疊封裝（如PoP）方向加速演進，傳統封裝與電路板裝配的界限日益模糊，形成半導體裝配與傳統PCB裝配的深度集成。其中，封裝體疊層技術（Package On Package, PoP）憑借其獨特的結構優勢與工藝特性，已成為3G/4G/5G移動終端、數碼相機、AI芯片模塊等高集成度場景的優選方案，并在2025年持續推動著封裝工藝的革新與成本優化。

PoP的核心特征在于通過垂直堆疊實現邏輯運算單元與存儲單元的緊密集成，通常采用2~4層邏輯+存儲組合，存儲型PoP甚至可達8層堆疊。

這種結構不僅顯著提升了邏輯運算功能與存儲空間密度，更通過“先測試后堆疊”的工藝路徑實現了更高的良品率——各層器件在堆疊前可獨立測試，有效降低了因單顆芯片失效導致的整體封裝報廢風險，從而控制了總體生產成本。相較于器件內置器件（PIP）技術，PoP賦予終端用戶更大的器件組合自由度，無需受限于設計公司的固定存儲結構，適配性更強，尤其契合移動終端對小型化、高性能與成本敏感的復合需求。

從工藝實現層面看，PoP底部通常采用PSvfBGA（Package Stackable very thin fine pitch BGA）作為基座，頂部則搭載Stacked CSP（如FBGA或fine pitch BGA）。典型SMT流程中，頂層CSP需通過助焊劑浸蘸或錫膏轉移工藝完成裝配，替代傳統錫膏印刷以避免設備冗余與工藝復雜化。此過程中，焊球高度、間距及器件間隙的精確控制成為關鍵——回流前需確保頂部器件底面與底部器件頂面的間隙滿足模塑高度（0.27~0.35mm）要求，回流后則需監控焊球高度與間隙的穩定性，以避免應力集中引發的可靠性問題。影響這些尺寸的因素涵蓋焊盤設計、焊球尺寸公差、貼裝精度、回流環境溫度曲線、助焊劑/錫膏蘸取量、元器件及基板翹曲變形等多個維度，需通過多參數協同優化實現封裝可靠性與良率的平衡。

當前行業最新進展顯示，PoP技術正朝著更高集成度、更薄厚度與更優熱管理方向突破。例如，采用超薄模塑材料與低應力焊料，可將單層模塑高度壓縮至0.25mm以下，支持8層以上存儲堆疊；通過引入熱界面材料（TIM）與微型熱管結構，有效緩解高功率芯片堆疊下的熱集中問題；同時，結合AI驅動的工藝仿真與在線檢測技術，可實時優化貼裝精度與回流參數，將良率提升至99.5%以上。此外，PoP在汽車電子、物聯網模塊等新興領域的滲透加速，如ADAS芯片與高帶寬存儲器的堆疊封裝，以及邊緣計算節點中SiP與PoP的混合集成方案，均體現了該技術在跨領域應用中的靈活性與擴展性。

展望未來，PoP技術將繼續與先進封裝技術如2.5D/3D TSV、扇出型封裝（Fan-Out）等深度融合，推動封裝向“更小、更快、更智能”方向發展。隨著5G-Advanced、6G通信及AI芯片需求的爆發，PoP在高頻高速信號完整性、低功耗設計及異構集成方面的創新將成為關鍵突破點，進一步模糊封裝與組裝的邊界，重構半導體產業鏈的價值分配模式，為終端用戶提供更豐富的器件組合選擇與更優的成本效益方案。

光電路組裝技術

光電路組裝技術作為應對信息化時代數據傳輸瓶頸的關鍵突破口，正通過光電子技術與傳統電子電路的深度融合，重構高頻高速信號傳輸的底層架構。

該技術以光纖為核心光路載體，將光信號傳輸容量提升至傳統銅線的數萬倍，有效解決了高速信號串音、電磁輻射及布線帶寬限制等核心問題。

從技術體系架構看，光電路組裝涵蓋芯片級至系統級的全鏈路集成。

芯片級聚焦LSI內部連接危機，通過引入激光與光二極管實現1mm級光布線，突破金屬布線RC延遲瓶頸；器件級則推動光學與電子元器件的同基板混合集成，如日本與歐美重點研發的PLC基板混合光集成技術，通過無透鏡空間光耦合實現光路與光纖的直接對接，布線長度擴展至厘米級；MCM級采用氧化聚酰亞氨光路積層一體化技術，在銅PCB基板上構建光電混合型多芯片模塊，光布線長度達10~20cm，實現半導體激光、光二極管與LSI的高密度互連。

板級層面，光表面組裝技術（光SMT）成為核心，通過將傳送電信號的銅導體與光路集成于同一基板，形成光電混合電路基板，支持光器件/模塊的埋置化與高密度布線，當前正突破聚合物光纖布線與黏結劑涂布工藝等關鍵技術；部件級針對系統級布線瓶頸，采用多芯光纖替代傳統電纜，實現輕量、小徑、高速、高密度布線，布線長度擴展至米級；系統級則聚焦光源創新，歐美主推全波長面發光激光，日本商用化端面激光技術，形成差異化技術路徑。

當前行業最新進展顯示，光電路組裝技術正朝著更高集成度、更低功耗與更優熱管理方向突破。例如，采用硅基光子集成技術（PIC）與CMOS工藝的異構集成，可將光模塊尺寸壓縮至傳統方案的1/3，功耗降低40%；通過引入低損耗氮化硅光波導與銦鎵砷光電探測器，實現200Gbps以上單通道傳輸速率。在應用層面，光SMT已廣泛應用于數據中心高速互連、自動駕駛激光雷達模塊及AI加速卡的光電混合封裝，如英偉達最新H100 AI芯片采用光電混合封裝技術，實現PCIe 5.0接口與光模塊的直接集成，帶寬密度提升3倍；此外，在消費電子領域，光電路組裝正推動手機、平板等終端的光學指紋識別、3D傳感模塊向更薄、更節能方向演進。

展望未來，光電路組裝技術將與2.5D/3D TSV、扇出型封裝等先進封裝技術深度融合，推動“光-電-熱”協同設計成為主流。隨著6G通信、量子計算及邊緣AI的爆發，光電路組裝在高頻高速信號完整性、低功耗設計及異構集成方面的創新將成為關鍵突破點，進一步模糊光電封裝的邊界，重構半導體產業鏈的價值分配模式，為終端用戶提供更優的性能密度與成本效益方案，持續賦能社會信息化與數字化的高速發展。