通過電路設計降低電能質量在線監測裝置的紋波，核心邏輯是 “分頻段抑制紋波生成→阻斷紋波傳播路徑→優化敏感部件供電”，針對開關電源 PWM 高頻噪聲（100kHz~1MHz）、線性電源工頻低頻噪聲（50/100Hz）及電路間耦合噪聲，設計 “多級濾波 + 隔離防護 + 反饋優化” 的系統性方案，確保紋波最終控制在 A 級裝置≤5mV（常溫）、≤15mV（高溫）的標準范圍內。以下是具體電路設計方法，含原理、參數選型及工程細節：

一、核心設計 1：多級濾波電路 —— 分頻段抑制紋波（占紋波抑制效果的 70%）

紋波的頻率特性差異大（低頻 50Hz~ 高頻 1MHz），需通過 “前級粗濾 + 中級精濾 + 后級殘留濾除” 的多級架構，覆蓋全頻率范圍，避免單一濾波無法兼顧高低頻的問題。

1. 第一級：開關電源輸出端 —— 粗濾高頻 PWM 噪聲

開關電源是高頻紋波（100kHz~1MHz）的主要來源，需在其輸出端設計LC 低通濾波，利用電感 “阻高頻、通低頻” 和電容 “通高頻、隔低頻” 的特性，抑制 80% 以上的高頻紋波：

電路拓撲：電感（L1）串聯 + 電容（C1）并聯，形成 “π 型前級濾波”（或單 LC 濾波，空間受限場景）；

元件參數選型：

電感（L1）：選擇高頻鐵氧體電感（如 TDK SLF12580T 系列），感值 10μH~100μH（開關頻率 500kHz 選 10μH，100kHz 選 100μH），直流電阻（DCR）≤0.1Ω（減少功率損耗），飽和電流≥1.5 倍額定負載電流（如 1A 負載選 1.5A 飽和電流）；

電容（C1）：選用低 ESR 固態電容（如 Panasonic SP-Cap ERZ 系列），容量 100μF~470μF（1A 負載配 100μF），耐壓值≥1.5 倍輸出電壓（如 5V 輸出選 10V 耐壓），ESR≤10mΩ（高頻下 ESR 越小，濾波效果越好）；

工程細節：電感需靠近開關電源輸出端，電容需緊貼電感后端，減少走線電感（走線電感會削弱高頻濾波效果，建議走線長度≤10mm）。

2. 第二級：中間級 —— 精濾中頻紋波（1kHz~100kHz）

前級 LC 濾波后仍會殘留中頻紋波（如反饋環路噪聲、電感寄生電容噪聲），需設計π 型濾波（電容 + 電感 + 電容）進一步抑制：

電路拓撲：C2（并聯）→ L2（串聯）→ C3（并聯）；

元件參數選型：

C2/C3：選用多層陶瓷電容（MLCC，X7R 材質），容量 10μF~22μF，ESR≤5mΩ（高頻特性優于電解電容），用于濾除 10kHz 以上中頻紋波；

L2：選用疊層電感（如 Murata LQM18NN 系列），感值 1μH~10μH（根據中頻紋波頻率選擇，10kHz 選 10μH，100kHz 選 1μH），DCR≤0.5Ω（避免電壓跌落）；

適用場景：若裝置需給多模塊供電（如 CPU + 通信模塊），可在各模塊電源入口前增加此級濾波，避免模塊間紋波交叉干擾。

3. 第三級：敏感部件前端 —— 濾除殘余紋波（≤1kHz）

ADC、參考電壓源（如 REF5040）等敏感部件對紋波極敏感（要求≤5mV），需在其電源入口設計殘留濾波，重點抑制低頻紋波和高頻噪聲：

電路拓撲：磁珠（FB1）串聯 + 小容量電容（C4/C5）并聯；

元件參數選型：

FB1：選用高頻磁珠（如 TDK BLM18PG 系列），阻抗≥100Ω（100MHz），用于吸收 10MHz 以上超高頻噪聲（如空間耦合的電磁干擾），且直流電阻≤1Ω（避免壓降）；

C4/C5：C4（1μF MLCC）濾除 1kHz~10kHz 低頻紋波，C5（0.1μF MLCC）濾除 100kHz 以上高頻殘留，兩者并聯可覆蓋更寬頻率范圍；

關鍵細節：此級濾波需 “緊貼敏感部件電源引腳”（走線長度≤5mm），且單獨供電（不與其他部件共享電源線），避免其他部件的紋波耦合進來。

二、核心設計 2：電路隔離 —— 阻斷紋波傳播路徑

裝置內 “功率電路（如電源模塊、繼電器驅動）” 與 “信號電路（如 ADC、CPU）” 的紋波會通過 “接地、電源線、空間耦合” 傳播，需通過接地隔離、電源隔離、信號隔離阻斷傳播路徑。

1. 接地隔離：避免地環路紋波耦合

地環路是紋波傳播的主要路徑（如功率地的噪聲通過地平面耦合至信號地），需設計 “分區接地” 方案：

接地拓撲：采用 “單點接地”，將接地分為 “功率地（PGND）” 和 “信號地（SGND）”：

功率地：連接開關電源、電感、大功率電阻等產生紋波的元件，單獨形成地平面，面積≥20cm2（增強散熱和噪聲吸收）；

信號地：連接 ADC、CPU、參考電壓源等敏感元件，單獨形成小地平面（面積≥5cm2），且僅通過 “單點”（如電源入口處的 0Ω 電阻或磁珠）與功率地連接，避免形成地環路；

工程細節：PCB 設計時，功率地與信號地之間預留≥2mm 隔離帶，且信號地平面不跨越多層板過孔（過孔會引入接地阻抗，導致紋波耦合）。

2. 電源隔離：避免模塊間紋波交叉干擾

若裝置需同時給 “高紋波模塊（如繼電器驅動）” 和 “低紋波模塊（如 ADC）” 供電，需通過隔離電源模塊實現供電隔離：

電路方案：采用 DC-DC 隔離模塊（如金升陽 HLK-5M05，輸入 5V→輸出 5V，隔離電壓 3kV），將高紋波模塊與低紋波模塊的電源完全隔離；

參數要求：隔離模塊的輸出紋波≤10mV（峰峰值），負載調整率≤±1%（確保負載變化時紋波穩定）；

適用場景：新能源場站裝置（如光伏監測裝置）中，逆變器的高頻紋波易通過電源線耦合，需用隔離模塊保護 ADC 供電。

3. 信號隔離：避免外部信號引入紋波

通信接口（如 RS485、以太網）可能從外部引入紋波（如電網波動通過信號線耦合），需設計信號隔離：

RS485 接口隔離：采用 “隔離芯片 + 隔離電源” 方案，如 ADUM1400（數字隔離芯片，隔離電壓 2.5kV）+ B0505S（5V 隔離電源），將 RS485 信號與 CPU 信號完全隔離，避免外部紋波通過信號線進入 CPU 電源；

以太網接口隔離：選用帶隔離的以太網芯片（如 W5500 + 隔離變壓器，如 Pulse H1102），隔離變壓器耐壓≥1.5kV，抑制共模紋波干擾。

三、核心設計 3：反饋環路優化 —— 減少紋波生成

開關電源 / 線性穩壓器的反饋環路若設計不當，會因 “調整過度” 產生額外紋波（如 PWM 控制芯片的振蕩噪聲），需通過優化反饋環路參數降低此類紋波。

1. 開關電源反饋環路優化

反饋電阻選型：選用高精度金屬膜電阻（如 Vishay MFR 系列），精度 ±0.1%，溫度系數≤20ppm/℃，避免溫度漂移導致反饋電壓偏差（偏差會使輸出電壓波動，產生紋波）；

補償網絡設計：在反饋引腳（如 TL494 的 COMP 引腳）增加 RC 補償網絡（Rc=1kΩ~10kΩ，Cc=1nF~10nF），優化環路帶寬（使環路帶寬≤開關頻率的 1/10），減少 PWM 振蕩噪聲（振蕩會導致輸出電壓紋波增大）；

示例：TL494 開關電源（50kHz），補償網絡選 Rc=4.7kΩ、Cc=4.7nF，可將反饋環路振蕩噪聲從 20mV 降至 5mV 以下。

2. 線性穩壓器（LDO）反饋優化

選擇高紋波抑制比（PSRR）的 LDO：如 ADI ADP1755（PSRR≥80dB@1kHz），其內部反饋環路的高增益可抑制輸入紋波（輸入紋波 100mV 可輸出紋波≤1mV）；

反饋分壓電阻布局：LDO 的反饋分壓電阻（如 R1/R2）需緊貼 LDO 輸出端，避免走線電阻引入的噪聲（走線電阻會導致反饋電壓不準確，產生紋波），建議走線長度≤5mm，且采用等寬銅箔（減少阻抗偏差）。

四、核心設計 4：敏感部件專屬供電 —— 最小化紋波影響

ADC、參考電壓源等敏感部件是決定裝置測量精度的核心，需為其設計 “專屬供電鏈路”，確保紋波最低：

1. ADC 專屬供電：兩級 LDO + 殘留濾波

ADC 的參考電壓和采樣信號對紋波要求極高（需≤5mV），需設計 “前級 LDO + 后級 LDO + 殘留濾波” 的供電方案：

電路拓撲：開關電源→ LDO1（如 LM1117-5V，PSRR≥60dB）→ LDO2（如 ADP1755-3.3V，PSRR≥80dB）→ C4/C5/FB1（殘留濾波）→ ADC；

設計原理：

LDO1 將開關電源輸出的 10mV 紋波抑制至 2mV；

LDO2 進一步將 2mV 紋波抑制至 0.5mV；

后級殘留濾波濾除空間耦合噪聲，最終 ADC 供電紋波≤1mV；

元件選型：LDO2 需選擇低輸出噪聲型號（如 ADP1755 輸出噪聲≤15μVrms），避免 LDO 自身噪聲疊加。

2. 參考電壓源供電：獨立濾波 + 屏蔽

參考電壓源（如 REF5025，輸出 2.5V）是 ADC 量化的基準，其紋波會直接轉化為測量誤差，需設計：

獨立供電：從 LDO2（3.3V）單獨引出電源線，不與 ADC 其他電路共享；

濾波電路：在參考電壓源輸入端并聯 1μF MLCC（C6）和 0.1μF MLCC（C7），輸出端并聯 10μF 鉭電容（C8，低溫特性優于 MLCC），抑制高低頻紋波；

屏蔽設計：若 PCB 空間允許，可在參考電壓源周圍設計金屬屏蔽框（如黃銅材質，接地），阻斷空間電磁干擾導致的紋波。

五、工程設計細節：避免寄生參數放大紋波

電路設計的寄生參數（如走線電感、過孔電感）會削弱濾波效果，需通過以下細節優化：

減少走線電感：電源走線盡量短（≤20mm）、寬（≥2mm），采用 “鋪銅” 代替細走線（鋪銅的電感遠小于細走線）；

控制過孔數量：敏感電路的電源線避免過孔（每個過孔引入約 0.1μH 電感），若必須使用，采用 “2~3 個過孔并聯” 降低等效電感；

電容布局：濾波電容的引腳需緊貼 PCB 焊盤，避免 “飛線”（飛線電感會導致高頻紋波濾除失效），建議電容與芯片電源引腳的距離≤5mm；

避免平行走線：功率線與信號線避免長距離平行走線（平行長度≤10mm），若交叉需垂直交叉，減少電容耦合導致的紋波傳播。

總結

通過電路設計降低紋波的核心是 “分頻段精準濾波 + 全路徑隔離阻斷 + 敏感部件專屬保護”：前級 LC 濾波抑制高頻 PWM 噪聲，中間 π 型濾波精濾中頻紋波，后級殘留濾波保護敏感部件；同時通過接地 / 電源 / 信號隔離阻斷紋波傳播，優化反饋環路減少紋波生成，最終實現 “開關電源輸入→敏感部件供電” 的全鏈路紋波抑制。該設計方案可將 A 級裝置的紋波控制在常溫≤5mV、高溫≤15mV，完全滿足 GB/T 19862-2016 對電源適應性的要求，確保裝置測量精度穩定。