近日，Hot Chips 2025大會聚焦高性能計算與網絡技術的突破性進展，國際廠商密集發布新一代網絡產品，折射出AI大模型浪潮下對算力&網絡架構的迫切需求。在這場圍繞高性能、高吞吐、低延時發展的性能競賽中，AMD、NVIDIA都結合自身發展路線推出創新網絡解決方案從而勾勒出AI原生網卡的主流技術路線趨勢。

UEC Ready的關鍵功能成為主流

高性能網卡廠商的必選項

AMD作為UEC聯盟的主要發起單位之一發布了AMD Pensando Pollara 400網卡，聲稱其是符合超以太網聯盟（UEC）規范的AI NIC，全面支持UEC Ready RDMA。盡管NVIDIA并未聲稱其ConnectX-8 SuperNIC 參照UEC路線設計，但從網卡的性能及功能來看，兩者均最終實現多路徑傳輸、自適應路由、擁塞控制等維度的多項AI網絡原生無損網絡功能。

多路徑傳輸

NVIDIA 在其AI Networking白皮書中曾重點提及傳統數據中心的應用程序會產生大量的小數據流，這使得網絡流量的統計平均值能夠反映整體情況。在這種背景下，基于簡單靜態哈希的路由算法，如等價多路徑（ECMP，Equal Cost Multi-Path），足以應對常見的網絡流量問題。然而，人工智能工作負載的特性卻截然不同。它們通常會產生少量的大數據流，被稱為“大象流”（elephant flows）。這些大象流會占用大量的鏈路帶寬，如果多個大象流被路由到同一鏈路，就會導致嚴重的擁塞和高延遲。

因此，在設計AI NIC過程中率先提出引入自適應路由算法并運用數據包噴灑技術實現AI網絡的多路徑傳輸功能。

（來源:英偉達AI Networking白皮書）

AMD 在Hotchips 2025大會上同樣提及有損RDMA的ECMP Hash沖突痛點并參照UEC 1.0規范通過數據包噴灑實現多路徑傳輸。與此同時，AMD網卡標記UDP端口號/UEC路徑熵值以控制路徑選擇并根據ECN和修剪數據包反饋跟蹤路徑狀態。

（圖： AMD解釋ECMP Hash沖突挑戰）

（圖：AMD 使用包噴灑技術實現多路徑傳輸）

盡管英偉達和AMD在實現流量控制過程中采用的技術存在一些差異，但最終也以數據包噴灑技術實現多路徑傳輸為網絡控制目的。多路徑的存在使得具備該性能的網卡能夠提供極快的丟包替換和超快的流量控制，即使在應用程序調度不佳或網絡鏈路偶爾出現波動的情況下，也能確保流暢的流量傳輸。

擁塞控制

AI和HPC應用經常采用集合通信在多個節點之間同步信息，當多個發送方同時向單個接收方發送數據流，并且任何一個發送方都將發送完當前所有的數據流后，才開始發送后續的數據流。由于同時發送過多的數據流，會造成接收方的交換機緩沖區過載，使得接收方無法正常接收數據，即會產生Incast現象，而這種網絡擁塞現象將大大影響并增加尾延遲。

（圖:AMD 解釋擁塞控制）

AMD AI 網卡采用基于UEC標準的UEC-CC擁塞控制技術從而解決擁塞控制問題。據UEC 1.0標準，UEC-CC 采用基于時間的機制，具備亞500納秒精度的傳輸時延測量能力，獨立測量數據包的前向路徑和反向路徑，這意味著網卡之間需要進行絕對時間同步。雙向測量可以準確地將擁塞歸因于發送方和接收方。如果啟用了 UEC-CC，交換機需要支持 ECN（顯式擁塞通知），并且預計將使用現代 ECN 變體：在每個流量類別上單獨設置擁塞標志，并在數據包傳輸前立即進行測量。這種設置提供了最新的擁塞信息，并針對每個流量類別進行差異化處理，從而達到優化擁塞控制功能。

英偉達的CX-8 SuperNIC 則使用RISC-V DPA processor來實現擁塞控制功能。在Transport層的Event和路由層的Event都會由DPA處理。在本次Hotchips 2025的演講中，其并未披露其DPA的細節，但大概率集成了類似UEC的擁塞控制功能。

選擇性重傳

在傳統傳輸協議，如TCP需要嚴格的傳輸順序，會采用了Go-Back-N機制。而一個RDMA消息通常包含多個數據包，只要有一個數據包錯誤，就必須從這個數據包起的所有數據包都要重傳。在 AI 工作負載中，大量的GPU或者Accelerator間通信是“集合”通信操作的一部分，其中 All-Reduce 和 All-to-All 是主要的集合通信類型。這類通信快速完成的關鍵是從 A 到 B 的快速批量傳輸，AI 應用程序關心給定消息的最后部分何時到達目的地。所以對AI網絡而言，這讓原有的丟包和其處理機制將傳輸錯誤放大，大量的重傳加劇了網絡擁塞，降低AI網絡傳輸效率。

（圖： AMD 描述網絡丟包及其選擇性重傳解決方案）

AMD AI NIC 落實了UEC中的選擇性重傳機制，高性能的RDMA會判斷出整個消息中哪個報文被網絡丟棄，基于UEC RDMA的網卡通知發送端重傳這個報文，而非將所有傳輸包都需重傳。這種選擇性重傳機制大大改善了AI網絡的傳輸效率，提升AI 大模型訓推效能。

上述一系列的高性能RDMA功能是面向AI大規模原生網絡Scale Out的關鍵解決方案，也成為下一代主流AI網卡的必備功能。奇異摩爾的Kiwi SNIC 滿足上述面向 AI 原生的 Adv. RDMA 功能，不限于多路徑傳輸、選擇性重傳、高性能擁塞控制管理技術等。

高性能網卡的額外特性

Nvidia ConnectX-8 SuperNIC

集成PCIe Switch功能

這一代ConnectX-8 超級網卡從ConnectX-7的400G躍升至800G，并集成了PCIe Switch，與Spectrum-X Switch、NVLink協同工作。硬件性能方面，CX-8 的800 Gb/s的RDMA硬件管線和其通過內置的PCIe Gen6 Switch芯片，可支持多達48條PCIe Gen6通道，解決了多設備互聯的帶寬瓶頸問題。

AMD 網卡引入P4可編程架構

實現網絡功能定制化

（來源: AMD）

AMD網卡的P4可編程架構中，表引擎(TE)和匹配處理單元(MPU)為核心組件，提供了靈活的字段操作指令和高效的數據包處理能力。官方數據顯示，在RoCEv2測試中，相較于4Q pairs和1Q pair的性能分別提升了25%和40%。

我們知道ASIC架構的網卡相較于FPGA在性能及性價比上都更適合超大規模網絡的互聯，但是在面向應用快速發展的情況下，靈活性有所不足。基于可編程架構的 ASIC，打破了固有架構ASIC靈活性不足的局限。通過植入可編程引擎可以靈活應對AI算法、系統對于網絡持續演進的需求，重構 ASIC芯片可編程可定制的技術范式。

奇異摩爾Kiwi SNIC 超級網卡同樣基于可編程ASIC架構，內置HPDE高性能可編程數據DSA。HPDE基于可定義可擴展的網絡加速指令集，通過重編譯來靈活支持新的協議標準和加速算法，這種高性能可編程數據處理引擎不僅支持先進擁塞控制算法，實現可編程包頭識別及處理、鏈接跟蹤功能并具有很強的靈活性來應對軟硬件升級。

國產化AI網絡自主自控未來可期

在2025中國算力大會上，工業和信息化部明確表示將有序引導算力設施建設，深入開展算力強基"揭榜"行動，聚焦計算、存儲、網絡等重點方向。這一戰略部署將加速國產AI網絡芯片、操作系統等核心技術的研發突破，減少對外部技術的依賴。這一政策導向為國產化AI網絡產品的自主自控發展奠定了堅實基礎

奇異摩爾作為AI網絡互聯全棧式互聯產品提供商也在積極探索AI網絡芯片的多元化的集成技術路徑。展望未來，隨著Scale out和Scale up網絡的進一步融合，奇異摩爾的NDSA統一架構平臺將積極發揮其網絡+計算的雙優優勢，從而進一步實現網卡功能集成IO Die芯粒 /集成Switch等多種創新技術路徑，構建更高性能、更高效能、更靈活的網絡基礎設施，以滿足國產AI的飛速發展需求。

關于我們

AI網絡全棧式互聯架構產品及解決方案提供商

奇異摩爾，成立于2021年初，是一家行業領先的AI網絡全棧式互聯產品及解決方案提供商。公司依托于先進的高性能RDMA 和Chiplet技術，創新性地構建了統一互聯架構——Kiwi Fabric，專為超大規模AI計算平臺量身打造，以滿足其對高性能互聯的嚴苛需求。我們的產品線豐富而全面，涵蓋了面向不同層次互聯需求的關鍵產品，如面向北向Scale-out網絡的AI原生超級網卡、面向南向Scale-up網絡的GPU片間互聯芯粒、以及面向芯片內算力擴展的2.5D/3D IO Die和UCIe Die2Die IP等。這些產品共同構成了全鏈路互聯解決方案，為AI計算提供了堅實的支撐。