CDCLVD1204時鐘緩沖器分配兩個可選時鐘輸入（IN0和IN1）之一 4對差分LVDS時鐘輸出（OUT0至OUT3），時鐘偏移最小 分配。CDCLVD1204可以接受兩個時鐘源進入輸入多路復用器。輸入可以 可以是 LVDS、LVPECL 或 LVCMOS。

該CDCLVD1204專為驅動 50 Ω輸電線路而設計。如果 在單端模式下驅動輸入，適當的偏置電壓， V AC_REF ，必須應用于未使用的負輸入引腳。
*附件：cdclvd1204.pdf

IN_SEL引腳選擇路由到輸出的輸入。如果此引腳還剩下 打開，則禁用輸出（靜態）。該部件支持故障安全功能。設備 包含輸入滯后，可防止輸出在沒有 輸入信號。

該器件在2.5V電源環境中工作，特性范圍為–40°C至85°C （環境溫度）。該CDCLVD1204采用小型 16 引腳 3mm × 3mm VQFN 封裝 包。

特性

• 2：4 差分緩沖器
• 低附加抖動：10kHz至20MHz時為<300 fs RMS
• 20 ps（最大值）的低輸出偏斜
• 通用輸入接受LVDS、LVPECL和LVCMOS
• 通過控制引腳選擇時鐘輸入
• 4 個 LVDS 輸出，兼容 ANSI EAI/TIA-644A 標準
• 時鐘頻率：高達 800 MHz
• 器件電源：2.375 V 至 2.625 V
• LVDS基準電壓，V AC_REF ，可用于電容耦合輸入
• 工業溫度范圍：–40°C 至 85°C
• 封裝尺寸為 3 mm × 3 mm，16 引腳 VQFN （RGT）
• ESD 保護超過 3 kV HBM、1 kV CDM
• 應用
  • 電信和網絡
  • 醫學影像
  • 測試和測量設備
  • 無線通信
  • 通用時鐘

參數

方框圖

?1. 產品概述?
CDCLVD1204是德州儀器(TI)推出的2:4差分LVDS緩沖器，專為高性能時鐘分配設計，具有以下核心特性：

• ?低抖動性能?：附加抖動<300 fs RMS（10kHz-20MHz帶寬）
• ?多協議兼容?：支持LVDS、LVPECL和LVCMOS輸入
• ?高頻率支持?：工作頻率可達800MHz
• ?低輸出偏移?：最大20ps輸出間偏斜

?2. 關鍵參數?

?3. 功能描述?

• ?輸入選擇?：通過IN_SEL引腳選擇兩路差分輸入（IN0/IN1）中的一路，懸空時禁用輸出
• ?失效保護?：內置輸入遲滯功能，防止無輸入信號時的輸出振蕩
• ?參考電壓?：提供VAC_REF引腳用于容性耦合輸入的偏置

?4. 典型應用?

• 電信/網絡設備時鐘分配
• 醫療成像設備
• 無線通信系統
• 測試測量儀器

?5. 設計要點?

• ?布局建議?：需將裸露焊盤焊接至PCB以優化散熱（θJA=51.3°C/W）
• ?電源濾波?：推薦使用0.1μF高頻去耦電容+1μF/10μF低頻濾波組合
• ?終端匹配?：LVDS輸出需100Ω差分端接，靠近接收器放置

?6. 性能驗證?
實測數據（156.25MHz輸入）：

• 參考時鐘抖動：67fs RMS
• 輸出總抖動：80fs RMS
• 附加抖動：44fs RMS

文檔包含完整的引腳定義、電氣特性表、時序參數及熱性能數據，適用于高速數字系統的時鐘樹設計。