LMK1D210x 時鐘緩沖器將兩個時鐘輸入（IN0 和 IN1）分配給總共多達 8 對差分 LVDS 時鐘輸出（OUT0、OUT7），時鐘分配的偏斜最小。每個緩沖塊由一個輸入和多達 4 個 LVDS 輸出組成。輸入可以是 LVDS、LVPECL、HCSL、CML 或 LVCMOS。

LMK1D210x 專為驅動 50 Ω輸電線路而設計。在以單端模式驅動輸入的情況下，必須將圖 9-6 所示的適當偏置電壓施加到未使用的負輸入引腳。
*附件：lmk1d2102.pdf

使用控制引腳 （EN），可以啟用或禁用輸出組。如果此引腳保持打開狀態，則啟用兩個具有所有輸出的緩沖器，如果切換到邏輯“0”，則具有所有輸出的兩個組都被禁用（靜態邏輯“0”），如果切換到邏輯“1”，則一個組及其輸出被禁用，而另一個具有其輸出的組被啟用。該部件支持故障安全功能。該器件還集成了輸入遲滯，可防止在沒有輸入信號的情況下輸出隨機振蕩。

該器件在 1.8V 或 2.5V 或 3.3V 電源環境中工作，特性范圍為 –40°C 至 105°C（環境溫度）。

特性

• 高性能LVDS時鐘緩沖器系列：高達2 GHz
  • 雙 1：2 差分緩沖器
  • 雙 1：4 差分緩沖器
• 電源電壓：1.71 V 至 3.465 V
• 故障安全輸入作
• 低附加抖動：在 12 kHz 至 20 MHz @ 156.25 MHz 時<最大 60 fs RMS
  • 極低的本底相位噪聲：-164 dBc/Hz（典型值）
• 極低的傳播延遲<最大值 575 ps
• 輸出偏斜最大值 20 ps
• 通用輸入接受 LVDS、LVPECL、LVCMOS、HCSL 和 CML 信號電平。
• LVDS基準電壓，VAC_REF，可用于電容耦合輸入
• 工業溫度范圍：–40°C 至 105°C
• 包裝在
  • LMK1D2102：3mm x 3mm，16引腳VQFN
  • LMK1D2104：5mm x 5mm，28引腳VQFN

參數

方框圖

?1. 產品概述?
LMK1D210x是德州儀器（TI）推出的高性能低附加抖動LVDS時鐘緩沖器系列，包含LMK1D2102（雙1:2緩沖器）和LMK1D2104（雙1:4緩沖器）兩款型號。核心功能是將兩路差分時鐘輸入（IN0/IN1）分配至最多8對LVDS輸出（OUT0-OUT7），適用于高精度時鐘分配場景。

?2. 關鍵特性?

• ?高性能指標?：
  • 支持頻率范圍：DC至2 GHz
  • 超低附加抖動：<60 fs RMS（12 kHz-20 MHz帶寬@156.25 MHz）
  • 相位噪聲基底：-164 dBc/Hz（典型值）
  • 傳播延遲：<575 ps（最大值）
  • 輸出偏斜：20 ps（最大值）
• ?電源靈活性?：工作電壓1.71 V至3.465 V，兼容1.8V/2.5V/3.3V環境。
• ?輸入兼容性?：支持LVDS、LVPECL、LVCMOS、HCSL和CML多種信號電平。
• ?工業級可靠性?：工作溫度范圍-40°C至105°C。

?3. 封裝與型號差異?

?4. 典型應用?

• 電信與網絡設備時鐘分配
• 醫療成像系統
• 無線基礎設施
• 測試測量儀器
• 專業音視頻設備

?5. 功能控制?

• ? 使能引腳（EN） ?：通過邏輯電平控制輸出組啟停：
  • ?懸空?：所有輸出啟用
  • ?邏輯0?：全部禁用
  • ?邏輯1?：選擇性啟用單組輸出
• ?失效保護機制?：輸入懸空時避免隨機振蕩，支持無信號輸入的安全操作。

?6. 設計要點?

• ?布局建議?：需將裸露焊盤（DAP）焊接至PCB地平面以優化散熱。
• ?電源去耦?：推薦使用鐵氧體磁珠隔離高頻噪聲，每電源引腳配置0.1 μF旁路電容。
• ?終端匹配?：LVDS輸出需接100 Ω差分終端電阻（靠近接收端），未用輸出建議終止以降低噪聲。

?7. 性能驗證?

• 實測156.25 MHz時鐘附加抖動僅39.7 fs RMS（輸入參考源24 fs RMS）。
• 100 MHz頻點1 kHz偏移相位噪聲達-147 dBc/Hz，適用于雷達等對近端相位噪聲敏感的應用。

?8. 文檔更新?

• 最新修訂版（SNAS822B）于2023年6月發布，新增器件家族對比表并優化熱設計章節。

該系列器件通過低功耗、小封裝和高時序精度特性，為高速時鐘樹設計提供了可靠解決方案。