人工智能與大模型的快速發(fā)展，正以前所未有的速度推動算力需求的提升。作為算力系統(tǒng)的關(guān)鍵互連技術(shù)，PCIe 總線在 Gen6 規(guī)范中將速率提升至 64 GT/s。更高帶寬的實現(xiàn)同時也帶來了鏈路損耗、抖動和誤碼等全新挑戰(zhàn)。

在 8 月 26 日于蘇州舉辦的 PCIe 技術(shù)發(fā)展大會 上，是德科技攜手瀾起科技，基于 PCIe Gen6 CEM 規(guī)范，向業(yè)界展示了 發(fā)射端（Tx）與接收端（Rx）的完整一致性測試方案，并通過真實 DUT——瀾起科技 PCIe Gen6 Retimer 芯片，進行了全流程實測展示。

發(fā)射端（Tx）測試亮點

在發(fā)射端測試環(huán)節(jié)，采用是德科技 UXR 高性能示波器，結(jié)合最新 CEM 測試夾具，對瀾起科技 Retimer 芯片進行了眼圖（Eye Diagram）、抖動（Jitter）、SNDR 等指標的全面測試：

自動化切換：

利用 Cal Out 信號實現(xiàn)測試碼型全自動切換，避免繁瑣人工操作；

也可選用81160A 脈沖碼型發(fā)生器，實現(xiàn)碼型自動切換。（注：81160A配合UXR示波器還可以完成PLL測試）

極短測試時間：

1~2小時即可完成Tx EQ測試，遠遠領(lǐng)先業(yè)界；

符合協(xié)會流程：

集成 Sigtest + Seasim 工具鏈，完全對標 PCI-SIG 測試方法學(xué)；

直觀結(jié)果輸出：

眼高、眼寬、抖動余量等結(jié)果均以報告形式呈現(xiàn)，便于快速分析。

接收端（Rx）測試亮點

在接收端測試環(huán)節(jié)，借助是德科技 M8050A 誤碼儀與 Valiframe 軟件， 對DUT 在高損耗鏈路下的鏈路訓(xùn)練（Link Training）和 BER 性能進行了驗證：

真實損耗重現(xiàn)：

通過 ISI 通道與網(wǎng)分校準，模擬高達 33 dB 的鏈路衰減；

完整訓(xùn)練過程追蹤：

全程監(jiān)控DUT從 Gen1 到 Gen6的LTSSM 狀態(tài)轉(zhuǎn)變；

BER 精確評估：

自動掃描并優(yōu)化均衡參數(shù)，確保測試結(jié)果準確反映 DUT 性能。

M8050A的固有抖動指標RJrms：

優(yōu)異的指標覆蓋PCIe Gen7的測試要求（0.125ps）。

常問問題

在會場上，我們收集到的問題主要集中在以下三類：

問題1：

在PCIe Gen6發(fā)射端的測試中， UXR示波器如何在較短時間內(nèi)完成Tx 測試？UXR如何兼顧PCIe Gen6 Tx、PLL測試，甚至支持224G/L以太網(wǎng)發(fā)射端測試？

問題2：

在接收端測試中，如何在校準環(huán)節(jié)快速使DUT進入Loopback模式？面對back channel 損耗比較大的情況，如何有效應(yīng)對并實現(xiàn)CLTE等參數(shù)的自動調(diào)整？

問題3：

瀾起科技Retimer產(chǎn)品的測試結(jié)果相當亮眼，是否可以理解為既體現(xiàn)了產(chǎn)品本身的高性能，同時也驗證了測試測量設(shè)備的可靠性？

如果您也面臨類似的測試挑戰(zhàn)，或希望了解適合您產(chǎn)品的完整測試方案，歡迎留下您的信息，我們的工程師將為您提供一對一支持。

關(guān)于是德科技

是德科技（NYSE：KEYS）啟迪并賦能創(chuàng)新者，助力他們將改變世界的技術(shù)帶入生活。作為一家標準普爾 500 指數(shù)公司，我們提供先進的設(shè)計、仿真和測試解決方案，旨在幫助工程師在整個產(chǎn)品生命周期中更快地完成開發(fā)和部署，同時控制好風(fēng)險。我們的客戶遍及全球通信、工業(yè)自動化、航空航天與國防、汽車、半導(dǎo)體和通用電子等市場。我們與客戶攜手，加速創(chuàng)新，創(chuàng)造一個安全互聯(lián)的世界。