一場開創性的RISC-V微控制器外圍設備競賽近日由Tiny Tapeout正式啟動。這項競賽采用眾包協作模式,旨在征集最具創新性的外圍設備設計,并將與ChipFoundry合作,基于TTSKY25a工藝實現流片。這為硬件開發者、學生和芯片愛好者提供了參與開源社區共建,并見證設計真正轉化為實際芯片的難得機遇。
本次競賽要求參賽者提交Verilog編寫的外圍設備設計,包括但不限于UART接口、定時器、圖形引擎、音樂合成器或傳感器等創新方案。組委會將負責最終的系統集成與物理流片,讓優秀設計真正走向量產。
01
業界專家鼎力支持,深度數智引領創新
本次競賽邀請到多位硬件開源和RISC-V領域的權威專家組成評審團。其中,深度數智創始人兼CEO梁宇寧作為評委之一,將為競賽提供專業指導。梁宇寧是開源技術和RISC-V生態的積極倡導者,2024年榮獲"RISC-V社區貢獻獎"和"Ubuntu峰會貢獻者"稱號。作為FOSDEM 2025 RISC-V專題主講人和Ubuntu Summit 2024特邀演講嘉賓,他始終致力于推動跨文化協作與開源硬件解決方案的發展。
深度數智作為RISC-V領域的創新引領者,近期發布了全球首款與Framework Laptop 13兼容的RISC-V AI PC,展現了其在開源硬件領域的技術實力和創新承諾。梁宇寧表示:"隨著RISC-V芯片在性能、能效和功能集成方面的快速進步,其與傳統架構的競爭力正在顯著增強。本次競賽將為開發者提供展示創新的絕佳平臺。"
02
參與方式與獎項設置
競賽提供兩種設計模板:最大1個Tile的Byte Peripheral和最大2個Tile的Full Peripheral。參賽者需要在9月5日前通過GitHub提交設計,文檔更新可延長至9月12日。競賽設置多個獎項類別,包括最佳字節外圍設備獎、最佳文檔獎、最佳測試獎、最不尋常獎和社區最愛獎等。
獲獎者將獲得100美元Tiny Tapeout商店消費額度和未來流片的免費Tile額度。所有購買演示板的參賽者還可獲得免費QSPI Pmod和貼紙包。

獎品
03
攜手推動開源硬件發展
此次競賽不僅是技術競技的舞臺,更是學習分享的開放平臺。參與者將完整經歷從代碼到流片的芯片設計全流程,為開源硬件生態做出實質貢獻,同時獲得與行業領袖交流的寶貴機會。
競賽評審將在流片后不久進行,評委團隊包括硬件黑客先驅Andrew 'bunnie' Huang、OpenHW Foundation負責人Florian 'Flo' Wohlrab、TinyQV 作者 Mike “RebelMike” Bell、樂鑫科技資深嵌入式軟件工程師Omar Chebib、深度數智創始人兼 CEO 梁宇寧等知名專家。
加入這場開源硬件革命,用創意和技能為RISC-V生態注入新活力!無論是資深專業人士還是初學者,這都是展示才華、學習新技能并為開源社區作出貢獻的絕佳機遇。
來源:深度數智
-
微控制器
+關注
關注
48文章
8375瀏覽量
164543 -
芯片設計
+關注
關注
15文章
1155瀏覽量
56676 -
RISC-V
+關注
關注
48文章
2887瀏覽量
52938
發布評論請先 登錄
聚焦RISC-V前沿|深度數智在RISC-V產業大會暨RDSA國際論壇上釋放AI PC新實力
深度數智亮相2025年RISC-V北美峰會,攜手共創開放式AI計算未來
全球首款RiSC-V企業級模擬平臺,躍昉科技LeapEMU正式亮相
World RISC-V Days 2025:深度數智全球聯動,共筑開源生態新篇章!
芯新聞|昊芯亮相第五屆RISC-V中國峰會,共繪開源芯片新紀元
2025新思科技RISC-V科技日活動圓滿結束
包云崗:原位替代 ARM,并未真正發揮 RISC-V 的優勢
RISC-V International CEO:RISC-V 應用全面開花,2031 年滲透率將達 25.7%
DC-ROMA RISC-V AI PC 正式發布!
FPGA與RISC-V淺談
原來,它們用的都是國產RISC-V芯片
全球首創RISC-V眾包芯片設計競賽開啟,深度數智CEO梁宇寧擔任評委
評論