當今世界，半導體技術已成為衡量一個國家科技實力的“戰略標尺”。從智能手機到超級計算機，從 5G 通信到人工智能，從 2 納米到 3 維堆疊，芯片如同現代社會的“數字心臟”，而 EDA 軟件作為“芯片之母”，正是這顆心臟得以跳動的核心推手。它讓天馬行空的電路設計轉化為可量產的芯片藍圖，讓納米級的晶體管排列承載起萬億次的計算能力。

2025 年 7 月，Cadence 公司有幸再度攜手上海科技大學信息科學與技術學院，在 Cadence 數字與簽核研發事業部產品及驗證團隊全力支持下，雙方共同組織了“第二屆 Cadence 數字實現全流程研究生暑期實訓”活動，續寫校企合作新篇。

依托去年合作積累的寶貴經驗與反饋，十幾位 Cadence 技術專家緊跟業界先進設計方法學的演進趨勢，結合學生 EDA 工具掌握程度，攜手上科大的教師團隊，精心定制基礎班和提高班，分層開展實訓，助力學生階梯式成長。

基礎班

歷時兩周，Cadence 技術專家們從數字芯片設計的大周期出發，著重對數字后端的設計流程如版圖規劃、自動布局、時鐘樹綜合、自動布線、PPA 的概念、優化方法及彼此間的取舍融合等進行了詳細的介紹。不同于傳統的著眼于“怎么用”的軟件使用培訓，培訓內容還著重包含了對于底層的算法邏輯也進行了詳細的說明，確保學生們在知道“怎么用”的同時，也能確切理解“為什么”，從而幫助大家進一步探索如何將 EDA 數字工具在實操中用得更好。

相較于去年雙方首次實訓合作的“播種探索”，2025 年的基礎班課程實現了兩大升級：

其一是課程體系的升級：Cadence 技術專家優化了 EDA 基礎內容的介紹，結合真實的設計標準，讓學生們能更真切的感受到 EDA 經典算法設計的思路以及考量。

其二是實踐深度的升級：Cadence 助力學生們探索先進內核的真實前后端流程，讓大家不再停留在“聽懂”的維度，而是上升到“做成功”的新高度。

提高班

隨著行業競爭日趨激烈，企業對于高素質半導體人才的需求也愈加迫切。Cadence 數字與簽核研發事業部產品及驗證團隊與上科大的老師們結合產學合作，以低功耗設計為切入點，基于Innovus 平臺，結合 ARM 架構的 Low power design，通過“理論、實踐、反饋、提高”的教學模式，實現學生科研視野的拓展，實踐項目設計能力的提升。在為期四周的提高班課程中，讓學生們通過對低功耗設計的原理以及實際項目的實現流程，技巧等的掌握，為更加復雜的項目打下扎實的基礎，做好技能儲備，更好的面對未來科研和工作中的挑戰。

本次提高班課程包含以下特點：

一是為已經有基礎的學生安排相應的進階提升課程，包括低功耗設計原理的分析講解，Cadence 全流程設計平臺介紹，ARM 架構的低功耗設計案例實踐操作等內容。

二是將課程教學模式做了優化，根據學生的掌握程度及時調整課程側重點，有梯度的進行講解并實踐。

三是安排難度逐步升級的低功耗設計實現項目演練，考察個人理論和技能掌握程度，逐級理解工程項目流程，幫助大家進一步拓展科研視野。

提高班課程注重學生對低功耗芯片設計的原理的應用與實踐，在真實項目中體會設計方法學的底層邏輯，以及理解工程項目對個人技能和科學素養的真實需求，從而有目的，有方向的進行提升。在課程結束的時候，學生們以 ARM Core 低功耗設計實現為目標進行實戰操作，并對自己的設計成果進行展示介紹，實現理解設計原理，掌握設計方法，思考應用技巧，交流設計經驗等全方位的鍛煉。

所有完成暑期實訓的八十八名學生獲得了 Cadence 頒發的結營證書，其中十位優秀營員和六位提高班設計成果獲獎學生還得到了豐碩的獎品。

上科大師生受邀走進 Cadence 上海辦公室，與研發專家面對面開展技術交流，近距離觸摸行業發展脈絡，這正是 Cadence 長期深耕高校合作的生動縮影。一直以來，Cadence 深度聯動眾多高校，不僅為在校師生提供前沿 EDA 工具、夏令營等實訓課程，更常邀請行業大咖走進校園，分享各類前沿技術；同時不定期開放公司參觀，創造與學子們近距離互動的機會。未來，Cadence 將一如既往，繼續深化與高校的產學研合作，為中國集成電路產業發展及人才培養貢獻力量。