Texas Instruments LMKDB1108EVM評估模塊提供了一個設置來評估LMKDB1108 LP-HCSL時鐘緩沖器性能，支持PCle Gen 1至Gen 6。該模塊還允許對LMKDB1108時鐘緩沖區進行合規性測試和系統原型設計。LMKDB1108EVM 模塊 可以使用帶有TICS pro軟件GUI的PC通過板載USB微控制器接口進行配置。該模塊具有集成LDO，可通過3.3V的工作電源電壓實現出色的電源噪聲抑制。LMKDB1108EVM模塊盒包含LMKDB1108EVM板 (DC255A) 和3 英尺 mini-USB 電纜 (MPN 3021003-03)。該模塊用于服務器主板、硬件加速器和NIC/SmartNIC。

數據手冊：*附件：Texas Instruments LMKDB1108EVM 驅動評估模塊用戶指南.pdf

特性

• 支持PCIe Gen 1至Gen 6和DB2000QL-compliant緩沖區
• 板載輸入/輸出擴展器，用于通過引腳控制來啟用/禁用輸出
• 外部和USB電源選項
• 通過TICS pro軟件圖形用戶界面 (GUI) 進行編程

輸入接口

一、核心特性

• ?PCIe全代際支持?：兼容Gen1至Gen6標準
• ?靈活供電配置?：支持USB(默認)和外部1.8V/3.3V雙電源輸入
• ?多重控制接口?：提供SMBus、3/4線SBI和獨立OE#引腳控制
• ?先進監測功能?：集成信號丟失檢測(LOS)和自動輸出禁用(AOD)
• ?低抖動性能?：典型相位噪聲-150dBc/Hz@1MHz偏移(156.25MHz時鐘)

二、硬件架構解析

1. 電源管理系統

評估板提供兩種供電模式：

1. ? USB模式(默認) ?：
   • 通過板載LDO(U4)提供3.3V電源
   • 典型功耗：85mA@3.3V(全輸出使能)
2. ?外部電源模式?：
   • 支持1.8V±10%和3.3V±10%雙電壓輸入
   • 通過J8 SMA接口接入
   • 切換方法：將JP12跳線從2-3改為1-2位置

?關鍵電源參數?：

• VDDA(模擬電源)：1.8V±10%
• VDD(核心電源)：3.3V±10%
• 電源序列要求：無嚴格上電順序限制

2. 時鐘通道設計

?輸入接口配置?：

• 支持4種輸入模式(通過TICS Pro GUI選擇)：
  1. DC耦合HCSL/LP-HCSL(默認)
  2. DC耦合LVDS(需安裝R102 100Ω電阻)
  3. 外部AC耦合(需替換R101/R103為0.1μF電容)
  4. 內部50Ω對地端接

?輸出特性?：

• 8路差分LP-HCSL輸出(CLK0-7_P/N)
• 默認激活CLK0和CLK4輸出通道
• 輸出阻抗：85Ω差分(典型值)
• 可編程壓擺率控制(16級調節)

三、評估系統搭建

1. 硬件連接步驟

1. ?電源配置?：
   • USB模式：連接J3 Mini-USB接口
   • 外部模式：通過J8接入1.8V/3.3V電源
2. ?時鐘輸入?：
   • 連接100MHz參考時鐘至J10/J11(CLKIN_P/N)
   • 輸入電平要求：400mVpp(典型)
3. ?輸出監測?：
   • 使用SMA電纜連接J13-J28至測試設備
   • 注意：禁止直接連接RF設備(DC耦合限制)

2. 軟件配置流程

?TICS Pro操作指南?：

1. 安裝TICS Pro軟件(版本需≥2.0.12)
2. 選擇設備型號：Clock Distribution → LMKDB1108
3. USB通信驗證：
   • 點擊"Identify"按鈕
   • 觀察D4 LED應呈現0.5Hz閃爍
4. 關鍵參數設置：
   • 輸入接口類型(Input Interface Type)
   • 自動輸出禁用(AOD)使能
   • 輸出壓擺率(SLEWRATE_OPT)

?寄存器配置技巧?：

• 使用"Read All Regs"獲取當前配置
• "Export Register"功能保存配置模板
• 通過SMBus Address Decode(表3-7)設置器件地址

四、典型測試結果

1. 相位噪聲性能

在156.25MHz輸入時鐘條件下：

• 10kHz偏移：-110dBc/Hz(典型)
• 1MHz偏移：-150dBc/Hz(典型)
• 集成抖動(12kHz-20MHz)：80fs RMS

2. 電源抑制比(PSRR)

• VDDA：-60dB@100kHz
• VDD：-55dB@1MHz

五、應用設計建議

1. PCB布局要點

1. ?電源層處理?：
   • 使用星型拓撲連接去耦電容
   • VDDA與VDD采用獨立鋪銅區域
2. ?信號完整性?：
   • 保持差分對長度匹配(±50mil公差)
   • 避免90°拐角，使用弧形走線
3. ?熱管理?：
   • 在器件底部布置散熱過孔陣列
   • 推薦四層板設計(頂層-地層-電源層-底層)

2. 系統集成注意事項

• SMBus上拉電阻：2.2kΩ(3.3V系統)
• 時鐘走線阻抗控制：100Ω差分
• 電源濾波建議：
  • VDDA：10μF+0.1μF陶瓷電容
  • VDD：22μF+1μF陶瓷電容