全新 Innovator3D IC 套件憑借算力、性能、合規(guī)性及數(shù)據(jù)完整性分析能力，幫助加速設(shè)計(jì)流程

Calibre 3DStress 可在設(shè)計(jì)流程的各個(gè)階段對(duì)芯片封裝交互作用進(jìn)行早期分析與仿真

西門(mén)子數(shù)字化工業(yè)軟件日前宣布為其電子設(shè)計(jì)自動(dòng)化 (EDA) 產(chǎn)品組合新增兩大解決方案，助力半導(dǎo)體設(shè)計(jì)團(tuán)隊(duì)攻克 2.5D/3D 集成電路 (IC) 設(shè)計(jì)與制造的復(fù)雜挑戰(zhàn)。

西門(mén)子數(shù)字化工業(yè)軟件和西門(mén)子 EDA 首席執(zhí)行官M(fèi)ike Ellow：“西門(mén)子全新的 Innovator3D IC 解決方案套件能夠助力 IC 設(shè)計(jì)師高效完成異構(gòu)集成 2.5D/3D IC設(shè)計(jì)的創(chuàng)建、仿真與管理。此外，新的 Calibre 3DStress 軟件借助先進(jìn)熱-機(jī)械分析技術(shù)，可在晶體管級(jí)確定應(yīng)力對(duì)電氣性能的影響。這些解決方案協(xié)同作用，能夠顯著降低下一代復(fù)雜 2.5D/3D IC 設(shè)計(jì)的風(fēng)險(xiǎn)，并提升設(shè)計(jì)效率、良率及可靠性。”

通過(guò)由 Calibre 3DStress 賦能、由 Innovator3D IC驅(qū)動(dòng)的應(yīng)力感知多物理場(chǎng)分析方案，西門(mén)子能夠幫助客戶(hù)進(jìn)一步攻克 3D IC 設(shè)計(jì)中的復(fù)雜性與風(fēng)險(xiǎn)挑戰(zhàn)。這些能力能夠幫助客戶(hù)有效消除傳統(tǒng)設(shè)計(jì)周期中的復(fù)雜性障礙，在提升生產(chǎn)力的同時(shí)滿(mǎn)足嚴(yán)苛的設(shè)計(jì)時(shí)限要求。

Innovator3D IC 解決方案套件

西門(mén)子的Innovator3D IC 解決方案套件為異構(gòu)設(shè)計(jì)的規(guī)劃與集成、基底/中介層實(shí)現(xiàn)、接口協(xié)議合規(guī)性分析及設(shè)計(jì)和 IP 的數(shù)據(jù)管理提供了快速且可預(yù)測(cè)的實(shí)現(xiàn)路徑。

該套件基于 AI 賦能的用戶(hù)體驗(yàn)，具備強(qiáng)大的多線程與多核處理能力，可為 500 多萬(wàn)管腳的設(shè)計(jì)提供優(yōu)化的性能。該套件包含：Innovator3D IC Integrator——可通過(guò)統(tǒng)一數(shù)據(jù)模型構(gòu)建數(shù)字孿生的整合集成環(huán)境，以用于設(shè)計(jì)規(guī)劃、原型驗(yàn)證及預(yù)測(cè)分析；

Innovator3D IC Layout 解決方案

——用于“設(shè)計(jì)即正確”封裝中介層與基底實(shí)現(xiàn)

Innovator3D IC Protocol Analyzer

——用于芯粒間及裸片間接口合規(guī)性分析

Innovator3D IC Data Management

——用于設(shè)計(jì)和設(shè)計(jì)數(shù)據(jù) IP 的在研管理

Calibre 3DStress

隨著 2.5D/3D IC 架構(gòu)的裸片厚度降低及封裝工藝溫度升高，IC 設(shè)計(jì)師們逐漸意識(shí)到在裸片研發(fā)時(shí)已通過(guò)驗(yàn)證和測(cè)試的設(shè)計(jì)在封裝回流后往往不再符合規(guī)格。

Calibre 3DStress 正是針對(duì)這一挑戰(zhàn)而推出，其支持在 3D IC 封裝場(chǎng)景下對(duì)熱機(jī)械應(yīng)力及翹曲進(jìn)行晶體管級(jí)精確分析、驗(yàn)證與調(diào)試，使芯片設(shè)計(jì)師能夠在開(kāi)發(fā)早期評(píng)估芯片封裝交互作用對(duì)設(shè)計(jì)功能的影響。這種前瞻性分析不僅可預(yù)防后期失效，還能優(yōu)化設(shè)計(jì)以提升性能與耐用性。

基于 2024 年推出的Calibre 3DThermal，Calibre 3DStress 擴(kuò)展了多物理場(chǎng)解決方案，大幅降低熱機(jī)械影響，并在設(shè)計(jì)早期提供設(shè)計(jì)與電氣行為的可視化分析。有別于封裝級(jí)應(yīng)力分析工具，Calibre 3DStress 可唯獨(dú)實(shí)現(xiàn)晶體管級(jí)應(yīng)力檢測(cè)，驗(yàn)證封裝工藝與成品功能是否會(huì)導(dǎo)致電路性能下降。

Calibre 3DStress 是西門(mén)子 3D IC 多物理場(chǎng)軟件產(chǎn)品組合的重要組成，也是西門(mén)子 IC 數(shù)字孿生與半導(dǎo)體開(kāi)發(fā)工作流程的基礎(chǔ)模塊。該方案創(chuàng)新性地將行業(yè)標(biāo)準(zhǔn) Calibre 物理驗(yàn)證功能與本地高級(jí)機(jī)械解算器結(jié)合，實(shí)現(xiàn) IC 結(jié)構(gòu)與材料的應(yīng)力評(píng)估。

客戶(hù)采用西門(mén)子 3D IC 設(shè)計(jì)技術(shù)的體驗(yàn)

Chipletz 首席執(zhí)行官Bryan Black：“2023 年我們就已采用西門(mén)子技術(shù)應(yīng)對(duì)先進(jìn)平臺(tái)解決方案的復(fù)雜設(shè)計(jì)與集成挑戰(zhàn)。Innovator3D IC 解決方案在我們?yōu)?a target="_blank">人工智能和高性能計(jì)算數(shù)據(jù)中心提供高性能解決方案方面發(fā)揮了至關(guān)重要的作用。”

STMicroelectronics APMS 中央研發(fā)高級(jí)總監(jiān)Sandro Dalle Feste：“西門(mén)子 EDA 的 Calibre 3DStress 工具可綜合分析 3D IC 架構(gòu)相關(guān)的組件、材料及工藝復(fù)雜性，并實(shí)現(xiàn)精確的 IP 級(jí)應(yīng)力分析。借助該工具，ST 已實(shí)現(xiàn)早期設(shè)計(jì)規(guī)劃與 signoff 流程，并能對(duì) 3D IC 封裝內(nèi) IP 級(jí)應(yīng)力導(dǎo)致的潛在電氣失效進(jìn)行精確建模。這一方案為我們提升了產(chǎn)品可靠性與質(zhì)量，同時(shí)縮短了上市周期，實(shí)現(xiàn)了 ST 與客戶(hù)的雙贏。”