MAX9315 1:5差分LVPECL/LVECL/HSTL時鐘和數據驅動器技術手冊
概述
MAX9315是低扭曲、1:5差分驅動器，設計用于時鐘和數據分配。這種器件允許選擇兩路輸入之一。所選擇的輸入再生5路差分輸出。差分輸入經過調整后，可以允許單端輸入，只需將片上VBB電源接到一個輸入端作為參考電壓即可。
MAX9315具有低輸出到輸出扭曲(20ps)的特點，尤其適合于通過背板或電路板上的時鐘和數據分配。在與差分HSTL和LVPECL信號接口時，這些器件工作在+2.375V至+3.8V的電源范圍，能夠實現在+2.5V或+3.3V標稱電源的系統中，進行高性能的時鐘或數據分配。與差分LVECL接口時，這些器件工作在-2.375V至-3.8V的電源范圍。
MAX9315提供節省空間的20引腳TSSOP封裝。
數據表：*附件：MAX9315 1比5差分LVPECL LVECL HSTL時鐘和數據驅動器技術手冊.pdf
應用
- 自動測試設備(ATE)
- 局端背板時鐘分配
- 數據和時鐘驅動器與緩沖器
- DSLAM背板
- 低抖動數據中繼器
- 精密時鐘分配
- 無線基站
特性
- 工作在差分HSTL/LVPECL下時，電源為+2.375V至+3.8V
- 工作在差分LVECL下時，電源為-2.375V至-3.8V
- 兩路可選擇的差分輸入
- 同步輸出使能/禁止
- 20ps輸出至輸出扭曲
- 360ps傳輸延遲
- 在1.5GHz下，保證400mV差分輸出
- 為單端輸入提供片上基準電壓
- 輸入開路時，輸入偏置為低
- 引腳兼容于MC100LVEP14
應用電路
引腳配置描述
典型操作特性
框圖
聲明：本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人，不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用，如有內容侵權或者其他違規問題，請聯系本站處理。
舉報投訴
-
驅動器
+關注
關注
54文章
9082瀏覽量
155492 -
時鐘
+關注
關注
11文章
1971瀏覽量
134984 -
差分驅動器
+關注
關注
0文章
67瀏覽量
15695
發布評論請先 登錄
相關推薦
熱點推薦
AD9523-1：低抖動時鐘發生器，14路LVPECL/LVDS/HSTL輸出或29路LVCMOS輸出 數據手冊
AD9523-1：低抖動時鐘發生器，14路LVPECL/LVDS/HSTL輸出或29路LVCMOS輸出 數據
發表于 03-21 14:28
?2次下載
MAX9321差分LVPECL/LVECL/HSTL接收器/驅動器技術手冊
MAX9321/MAX9321A是一種低扭曲、差分接收器/驅動器，設計用于
MAX9320B 1:2差分PECL/ECL/LVPECL/LVECL時鐘和數據驅動器技術手冊
MAX9320B是一種低扭曲、1:2差分驅動器, 設計用于時鐘
MAX9311/MAX9313 1:10差分LVPECL/LVECL/HSTL時鐘和數據驅動器技術手冊
MAX9311/MAX9313是低扭曲，1:10差分驅動器，設計用于
MAX9312/MAX9314雙路、1:5差分LVPECL/LVECL/HSTL時鐘和數據驅動器技術手冊
MAX9312/MAX9314是低扭曲、雙路1:5差分驅動器
MAX9320/MAX9320A 1:2差分LVPECL/LVECL/HSTL時鐘和數據驅動器技術手冊
MAX9320/MAX9320A是一種低扭曲、1:2差分驅動器設計用于
?CDCLVP215 低電壓雙差分1:5 LVPECL時鐘驅動器技術文檔總結
CDCLVP215時鐘驅動器將兩倍的一對差分時鐘對LVPECL（CLKA、CLKB）分配給5對差
?CDCLVP110 1:10 LVPECL/HSTL時鐘驅動器技術文檔總結
CDCLVP110時鐘驅動器將一個LVPECL或HSTL（可選）輸入差分時鐘對（CLK0、CLK1
深入剖析 CDCLVP215：低電壓雙差分 1:5 LVPECL 時鐘驅動器
深入剖析 CDCLVP215：低電壓雙差分 1:5 LVPECL 時鐘驅動器 在電子設計領域，
CDCLVP110：高性能低電壓時鐘驅動器的卓越之選
的低電壓1:10 LVPECL/HSTL時鐘驅動器。 文件下載： cdclvp110.pdf 產品概述 CDCLVP110能夠將一路差分
工商網監
評論