NavisPro層次化SoC設計規劃方案

產品簡介

NavisPro可提供整體性設計規劃解決方案，支持在RTL設計階段完成芯片評估和布局規劃，幫助芯片設計師在布局規劃早期階段預測并預防物理實現問題。

RTL布局規劃是SoC設計物理實現過程的第一步，NavisPro同時支持top-down和bottom-up設計方法，與傳統的子系統劃分和芯片級整合流程一致。

層次化布局設計方法解決了SoC設計的復雜性問題。NavisPro支持交互式物理層次劃分和每一個子系統pin的自動布局，pin的分布作為子系統版圖的關鍵約束，直接決定了全芯片繞線擁堵的范圍。

此外，準確評估子系統之間的總線互連時序對于時序收斂至關重要。NavisPro提供不同設計層次之間的net跟蹤功能，不同層次之間互聯net的時序估算對芯片級時序評估非常關鍵。

產品優勢

·經業界驗證的SoC設計規劃解決方案

·多層次設計規劃(RTL/Gate/Blackbox)

·靈活的設計抽象管理

·豐富而實用的功能方便解決實際工程問題

·自動區塊引腳分配和總線互連規劃

·獨立RTL設計規劃解決方案

·輸入數據設置省時省力

·大幅減少設計選代次數從而縮短設計周期

技術規格

·以約束驅動的RTL布局規劃

-Bump陣列構造

-總線互連探查

-互連延遲估算

-自動化pipeline寄存器布局

-全局繞線擁堵分析

-自動和手動pin分配

-Block布局/形狀和芯片面積評估

·設計和約束探索

-RTL設計探索

-低功耗設計探索

-時鐘樹結構探索

·靈活的top-down和bottom-up布局規劃

產品應用

·RTL芯片評估

·RTL布局規劃

應用實例

以約束驅動的RTL布局規劃

總線互連規劃

總線互連規劃

層次化布局規劃