時源芯微 豐富的EMC整改經驗 歡迎咨詢

一、內部電路噪聲

1. 電源噪聲（Power Supply Noise）

成因：

開關電源的紋波（典型頻率：kHz~MHz）通過電源網絡耦合到時鐘電路。

數字電路瞬時電流突變（如CPU動態功耗變化）導致電源電壓波動（地彈/電源彈跳）。

影響：

時鐘信號幅值抖動（AM Noise）和相位抖動（Jitter）。

示例：某FPGA的1.2V內核電源紋波為50mV時，可能導致時鐘抖動增加5ps。

2. 地彈噪聲（Ground Bounce）

成因：

多個器件同時開關時，地回路寄生電感（LparasiticLparasitic）引發瞬態電壓波動（ΔV=L?didtΔV=L?dtdi）。

影響：

時鐘信號低電平抬升，導致邏輯誤觸發。數據：

3. 串擾（Crosstalk）

成因：

相鄰信號線通過寄生電容（Ccoupling）和互感（Mcoupling）耦合噪聲。

高速信號線（如數據總線）對時鐘線的容性/感性耦合。

影響：

時鐘信號疊加高頻毛刺（Glitch），嚴重時引發時序錯誤。

示例：兩平行走線間距為2倍線寬時，串擾可達5%~10%。

4. 信號反射（Signal Reflection）

成因：

傳輸線阻抗不匹配（如時鐘源阻抗≠負載阻抗≠PCB走線特性阻抗）。

影響：

時鐘邊沿過沖（Overshoot）或振鈴（Ringing），增加高頻噪聲。公式：

二、外部環境干擾

1. 電磁輻射干擾（EMI）

來源：

其他設備的射頻信號（如Wi-Fi、藍牙）、開關電源的高頻諧波、電機/繼電器電弧。

耦合路徑：

時鐘排線作為天線接收輻射噪聲，或通過空間耦合到敏感電路。

典型頻率：

傳導干擾：150kHz~30MHz（如CISPR標準）；輻射干擾：30MHz~10GHz。

2. 靜電放電（ESD）與瞬態脈沖

來源：

人體靜電放電（HBM模型）、雷擊感應浪涌（IEC 61000-4-5）。

影響：

瞬時高壓（kV級）通過時鐘引腳注入，導致器件閂鎖或信號畸變。

三、器件與材料相關噪聲

1. 時鐘源相位噪聲（Phase Noise）

成因：

晶體振蕩器或PLL內部電路的熱噪聲、閃爍噪聲（1/f噪聲）。

表征：

相位噪聲功率譜密度（dBc/Hz），如-100dBc/Hz @ 10kHz偏移（高性能晶振）。

2. 熱噪聲（Johnson-Nyquist Noise）

成因：

電阻等無源器件的熱運動產生白噪聲，功率譜密度 Vn=4kTRBVn=4kTRB。

影響：

對高頻時鐘（>1GHz）的相位噪聲貢獻顯著。

四、噪聲的級聯效應

抖動傳遞：時鐘噪聲通過PLL、時鐘樹傳遞至整個系統，放大時序誤差。

噪聲耦合循環：電源噪聲→時鐘抖動→數字電路開關噪聲→電源噪聲（正反饋）。

五、噪聲抑制的應對策略

六、總結

時鐘信號的噪聲是多源頭耦合的結果，需從電源完整性、信號完整性、EMC設計三方面綜合應對：

源頭抑制：優化電源設計、降低地回路阻抗、減少串擾。

傳播路徑阻斷：濾波、屏蔽、阻抗匹配。

敏感端防護：ESD保護、時鐘樹抖動容忍設計。

審核編輯 黃宇