概述
DS1124是一款功能與DS1021-25類似的8位可編程定時(shí)元件。可以通過3線串行接口編程256級(jí)延時(shí)間隔。DS1124具有0.25ns的步進(jìn)，可以提供20ns至高達(dá)84ns延時(shí)，積分非線性為±3ns。
數(shù)據(jù)表：*附件：DS1124 5.0V、8位可編程延時(shí)電路技術(shù)手冊.pdf

應(yīng)用

• 數(shù)字測試設(shè)備
• 數(shù)字投影儀
• LCD電視
• 信號(hào)發(fā)生器與分析儀
• 電信

特性

• 0.25ns步進(jìn)
• 精確的前沿和后沿
• CMOS/TTL兼容
• 可將信號(hào)延遲一個(gè)或多個(gè)周期
• 3線串行可編程接口
• 5.0V單電源
• 10引腳μSOP封裝

引腳配置

典型操作電路

典型操作特性

DS1124是一種8位可編程延遲線，可以在256個(gè)不同的延遲間隔之間進(jìn)行調(diào)整。DS1124架構(gòu)(見圖2)允許某些信號(hào)延遲一個(gè)以上的周期，這使得信號(hào)的相位可以調(diào)整至360°。編程由三線式串行接口執(zhí)行。利用三線式接口，可以將多個(gè)器件封裝在一起，用于需要多個(gè)可編程延遲的系統(tǒng)，而無需使用額外的I/O資源。

串行模式的操作類似于移位寄存器。當(dāng)引腳設(shè)置為高邏輯電平時(shí)，它使能移位寄存器，CLK從最高有效位開始一次一位地將數(shù)據(jù)D讀入寄存器。所有8位移入DS1124后，必須拉低E以結(jié)束數(shù)據(jù)傳輸并激活新值。在E被拉低之后，信號(hào)延遲達(dá)到其額定精度之前，需要一個(gè)建立時(shí)間(tEDv)。串行接口的時(shí)序圖如圖3所示。三線式接口還有一個(gè)輸出(Q ),可用于級(jí)聯(lián)多個(gè)三線式器件，并可用于讀取總線上器件的電流值。要讀取三線式器件存儲(chǔ)的電流值，必須使能鎖存器，讀取q值，然后在寄存器計(jì)時(shí)之前寫回D。這使得寄存器的當(dāng)前值在被讀取時(shí)被寫回DS1124。這可以通過幾種不同的方式來實(shí)現(xiàn)。如果微處理器的一個(gè)I/O引腳在設(shè)置為輸入時(shí)為高阻抗，則可以使用一個(gè)反饋電阻(RFB，一般在1kω到10kQ之間)將Q上的數(shù)據(jù)寫回D，見圖4A。如果微處理器的I/O引腳上有一個(gè)內(nèi)部上拉電阻，或者只提供獨(dú)立的輸入和輸出引腳，寄存器中的值仍然可以讀取。圖4B所示電路允許微處理器讀取Q值，微處理器必須先將Q值寫入D，然后才能為總線提供時(shí)鐘以讀取下一位。如果讀取Q值時(shí)沒有將它們寫入toD(通過上拉或其他方式)，讀取將是破壞性的。破壞性的讀取周期可能會(huì)導(dǎo)致延遲設(shè)置發(fā)生不希望的變化。