文章來源：學(xué)習(xí)那些事

原文作者：小陳婆婆

本文介紹了邏輯集成電路制造中有關(guān)良率提升以及對(duì)各種失效的分析。

良率是衡量生產(chǎn)線能力的重要指標(biāo)，在制造過程中，每個(gè)環(huán)節(jié)都有可能引起產(chǎn)品失效，良率會(huì)受到多種因素的影響，包括機(jī)臺(tái)參數(shù)漂移、工藝波動(dòng)等。

工藝引起的器件失效可以分為參數(shù)性失效和功能性失效。參數(shù)性失效主要與器件的物理參數(shù)有關(guān)，如柵極尺寸、有源區(qū)尺寸等，而蝕刻工藝對(duì)參數(shù)性失效有很大影響。功能性失效則往往由晶圓上的缺陷引起，如物理性異物、化學(xué)性污染等，等離子體蝕刻對(duì)功能性失效也有顯著影響。

良率與缺陷

在邏輯集成電路制造中，良率提升是一個(gè)復(fù)雜而關(guān)鍵的過程，其中缺陷管理起著至關(guān)重要的作用。缺陷可以分為隨機(jī)缺陷和系統(tǒng)性缺陷，兩者對(duì)良率的影響不同，需要采取不同的策略進(jìn)行改善。

隨機(jī)缺陷與系統(tǒng)型缺陷

隨機(jī)缺陷在時(shí)間和空間上隨機(jī)出現(xiàn)，通常保持在很低的水平，且難以完全消除。這類缺陷一般通過統(tǒng)計(jì)方法進(jìn)行監(jiān)控和管理，以確保它們對(duì)良率的影響控制在可接受范圍內(nèi)。

相比之下，系統(tǒng)性缺陷與特定的工藝條件或版圖特征緊密相關(guān)，具有較高的發(fā)生概率。例如，蝕刻反應(yīng)腔室掉落的顆粒物，如果數(shù)量較多且頻繁，就屬于系統(tǒng)性缺陷。這類缺陷可以通過改進(jìn)工藝設(shè)備、優(yōu)化工藝參數(shù)或改變材料等方法來消除或降低其影響。以蝕刻工藝為例，通過改進(jìn)腔室內(nèi)材料或涂層、定期清理腔室以及優(yōu)化蝕刻參數(shù)等措施，可以有效減少顆粒物的掉落，從而提升良率。

良率提升與缺陷查找

良率提升的實(shí)質(zhì)是一個(gè)不斷學(xué)習(xí)和改進(jìn)的過程。每個(gè)學(xué)習(xí)周期包括實(shí)驗(yàn)設(shè)計(jì)、結(jié)果分析、工藝優(yōu)化和反饋實(shí)施等環(huán)節(jié)。為了快速提升良率，需要縮短學(xué)習(xí)周期，盡快將實(shí)驗(yàn)結(jié)果反饋到生產(chǎn)線上進(jìn)行下一輪的工藝改善。

在制造廠開發(fā)新一代成套工藝時(shí)，通常會(huì)使用SRAM作為良率學(xué)習(xí)載體。SRAM具有較高的密度和缺陷覆蓋能力，能夠快速并精準(zhǔn)地定位缺陷，便于進(jìn)行失效分析和工藝優(yōu)化。然而，需要注意的是，SRAM并不能完全覆蓋邏輯電路版圖中的各種難點(diǎn)，因此在邏輯產(chǎn)品上也需要進(jìn)行良率學(xué)習(xí)。SRAM良率學(xué)習(xí)的經(jīng)驗(yàn)可以為邏輯產(chǎn)品良率的提升提供有益的參考。

為了有效分析良率數(shù)據(jù)并確認(rèn)影響良率的原因，可以將良率分解為各種因素單獨(dú)起作用時(shí)的良率。其中，缺陷有限良率（DLY）是一個(gè)重要的指標(biāo)，它反映了只有缺陷這一種機(jī)理起作用時(shí)產(chǎn)品能達(dá)到的最高良率。通過監(jiān)控DLY，可以更準(zhǔn)確地評(píng)估工藝上的缺陷情況，并采取相應(yīng)的措施進(jìn)行改善。

在SRAM單元的結(jié)構(gòu)中，6T SRAM是一種常見的類型，由6個(gè)MOSFET構(gòu)成。這些晶體管通過接觸孔和各層金屬層進(jìn)行互連，形成存儲(chǔ)陣列。隨著集成電路尺寸的不斷微縮，光刻工藝的極限成為了制約因素之一。因此，在先進(jìn)工藝節(jié)點(diǎn)下，需要采用多層掩膜版等技術(shù)來降低圖形密度，提高可制造性。同時(shí)，銅互連和雙大馬士革工藝等先進(jìn)技術(shù)的應(yīng)用也為良率的提升提供了有力支持。

失效分析

在6T SRAM良率測(cè)試完成后，為了確定失效的具體原因，需要進(jìn)行失效定位（Failure Isolation）和失效分析（Failure Analysis, FA）。這一過程中，我們依賴于多種電氣失效分析（EFA）和物理失效分析（PFA）的方法和技術(shù)。

電氣失效分析（EFA）是一種通過電氣測(cè)試手段來定位和分類失效單元的方法。它能夠幫助我們識(shí)別出SRAM陣列中所有失效的單元，并根據(jù)失效模式（Failure Mode）對(duì)它們進(jìn)行分類。這些失效模式包括但不限于單比特失效（SB）、雙比特列失效（DBC）、雙比特行失效（DBR）、四比特失效（QB）、位線失效（BL）、字線失效（WL）以及塊狀區(qū)域失效（Block）。通過分析這些失效模式，我們可以對(duì)失效的原因進(jìn)行初步的判斷。例如，如果Vcc通孔斷路，可能會(huì)導(dǎo)致上下兩個(gè)單元失效，形成DBC模式；而如果WL通孔斷路，則會(huì)導(dǎo)致左右兩個(gè)單元失效，形成DBR模式。

為了更深入地了解失效的分布和特性，我們可以將失效模式按嚴(yán)重性進(jìn)行排序，并比較不同晶圓間失效模式的差異。通過繪制失效模式在晶圓上的分布圖，我們可以發(fā)現(xiàn)某些失效模式在晶圓上的特定區(qū)域更為集中。這種特殊圖形的分布可以作為懷疑某些特定工藝與失效存在關(guān)聯(lián)性的重要線索。

一旦通過EFA定位了失效位置，我們就可以使用物理失效分析（PFA）的方法來進(jìn)一步找出失效的根源。PFA依賴于一系列高精度的物理測(cè)試手段，如聚焦離子束（FIB）、掃描電子顯微鏡（SEM）、透射電子顯微鏡（TEM）以及能量分散光譜儀（EDS）等。這些工具能夠幫助我們直接觀察和分析失效區(qū)域的微觀結(jié)構(gòu)和化學(xué)成分，從而揭示失效的根本原因。

操作實(shí)例

以一個(gè)典型的失效分析案例為例，通過Bitmap我們發(fā)現(xiàn)晶圓邊緣位置存在DBC失效。

隨后，我們使用電壓襯度（VC）方法在M1金屬層上發(fā)現(xiàn)了某一塊金屬（BL位置）在電壓下發(fā)暗，與周圍類似區(qū)域表現(xiàn)不一致。進(jìn)一步切開后，剖面顯示接觸孔（CT）填充存在問題，這就是導(dǎo)致失效的根本原因。