現今，在低端數字通信應用領域，我們隨處可見IIC (Inter-Integrated Circuit) 和 SPI (Serial Peripheral Interface)的身影。原因是這兩種通信協議非常適合近距離低速芯片間通信。Philips（for IIC）和Motorola（for SPI） 出于不同背景和市場需求制定了這兩種標準通信協議。

IIC 開發于1982年，當時是為了給電視機內的CPU和外圍芯片提供更簡易的互聯方式。電視機是最早的嵌入式系統之一，而最初的嵌入系統是使用內存映射（memory-mapped I/O）的方式來互聯微控制器和外圍設備的。要實現內存映射，設備必須并聯入微控制器的數據線和地址線，這種方式在連接多個外設時需大量線路和額外地址解碼芯片，很不方便并且成本高。

為了節省微控制器的引腳和和額外的邏輯芯片，使印刷電路板更簡單，成本更低，位于荷蘭的Philips實驗室開發了 ‘Inter-Integrated Circuit’，IIC 或 IIC ，一種只使用二根線接連所有外圍芯片的總線協議。最初的標準定義總線速度為100kbps。經歷幾次修訂，主要是1995年的400kbps，1998的3.4Mbps。

有跡象表明，SPI總線首次推出是在1979年，Motorola公司將SPI總線集成在他們第一支改自68000微處理器的微控制器芯片上。SPI總線是微控制器四線的外部總線（相對于內部總線）。與IIC不同，SPI沒有明文標準，只是一種事實標準，對通信操作的實現只作一般的抽象描述，芯片廠商與驅動開發者通過data sheets和application notes溝通實現上的細節。

SPI

對于有經驗的數字電子工程師來說，用SPI互聯兩支數字設備是相當直觀的。SPI是種四根信號線協議（如圖）：

SCLK: Serial Clock (output from master);MOSI; SIMO: Master Output, Slave Input(output from master);MISO; SOMI: Master Input, Slave Output(output from slave);SS: Slave Select (active low, outputfrom master).SPI是［單主設備（ single-master ）］通信協議，這意味著總線中的只有一支中心設備能發起通信。當SPI主設備想讀/寫［從設備］時，它首先拉低［從設備］對應的SS線（SS是低電平有效），接著開始發送工作脈沖到時鐘線上，在相應的脈沖時間上，［主設備］把信號發到MOSI實現“寫”，同時可對MISO采樣而實現“讀”，如下圖：

IIC

與SPI的單主設備不同，IIC 是多主設備的總線，IIC沒有物理的芯片選擇信號線，沒有仲裁邏輯電路，只使用兩條信號線—— ‘serial data’ (SDA) 和 ‘serial clock’ (SCL)。IIC協議規定：

第一，每一支IIC設備都有一個唯一的七位設備地址；

第二，數據幀大小為8位的字節；

第三，數據（幀）中的某些數據位用于控制通信的開始、停止、方向（讀寫）和應答機制。

IIC 數據傳輸速率有標準模式（100 kbps）、快速模式（400 kbps）和高速模式（3.4 Mbps），另外一些變種實現了低速模式（10 kbps）和快速+模式（1 Mbps）。

物理實現上，IIC 總線由兩根信號線和一根地線組成。兩根信號線都是雙向傳輸的，參考下圖。IIC協議標準規定發起通信的設備稱為主設備，主設備發起一次通信后，其它設備均為從設備。

當主設備收到應答后便開始傳送或接收數據。數據幀大小為8位，尾隨一位的應答信號。主設備發送數據，從設備應答；相反主設備接數據，主設備應答。當數據傳送完畢，主設備發送一個STOP信號，向其它設備宣告釋放總線，其它設備回到初始狀態。

在物理實現上，SCL線和SDA線都是漏極開路（open-drain），通過上拉電阻外加一個電壓源。當把線路接地時，線路為邏輯0，當釋放線路，線路空閑時，線路為邏輯1。基于這些特性，IIC設備對總線的操作僅有“把線路接地”——輸出邏輯0。

IIC總線設計只使用了兩條線，但相當優雅地實現任意數目設備間無縫通信，堪稱完美。我們設想一下，如果有兩支設備同時向SCL線和SDA線發送信息會出現什么情況。

基于IIC總線的設計，線路上不可能出現電平沖突現象。如果一支設備發送邏輯0，其它發送邏輯1，那么線路看到的只有邏輯0。也就是說，如果出現電平沖突，發送邏輯0的始終是“贏家”。

總線的物理結構亦允許主設備在往總線寫數據的同時讀取數據。這樣，任何設備都可以檢測沖突的發生。當兩支主設備競爭總線的時候，“贏家”并不知道競爭的發生，只有“輸家”發現了沖突——當它寫一個邏輯1，卻讀到0時——而退出競爭。

10位設備地址

任何IIC設備都有一個7位地址，理論上，現實中只能有127種不同的IIC設備。實際上，已有IIC的設備種類遠遠多于這個限制，在一條總線上出現相同的地址的IIC設備的概率相當高。為了突破這個限制，很多設備使用了雙重地址——7位地址加引腳地址（external configuration pins）。IIC 標準也預知了這種限制，提出10位的地址方案。

10位的地址方案對 IIC協議的影響有兩點：

第一，地址幀為兩個字節長，原來的是一個字節；第二，第一個字節前五位最高有效位用作10位地址標識，約定是“11110”。

時鐘拉伸

在 IIC 通信中，主設備決定了時鐘速度。因為時鐘脈沖信號是由主設備顯式發出的。但是，當從設備沒辦法跟上主設備的速度時，從設備需要一種機制來請求主設備慢一點。這種機制稱為時鐘拉伸，而基于I2C結構的特殊性，這種機制得到實現。當從設備需要降低傳輸的速度的時候，它可以按下時鐘線，逼迫主設備進入等待狀態，直到從設備釋放時鐘線，通信才繼續。

高速模式

原理上講，使用上拉電阻來設置邏輯1會限制總線的最大傳輸速度。而速度是限制總線應用的因素之一。這也說明為什么要引入高速模式（3.4 Mbps）。在發起一次高速模式傳輸前，主設備必須先在低速的模式下（例如快速模式）發出特定的“High Speed Master”信號。為縮短信號的周期和提高總線速度，高速模式必須使用額外的I/O緩沖區。另外，總線仲裁在高速模式下可屏蔽掉。更多的信息請參與總線標準文檔。

IIC vs SPI: 哪位是贏家？

我們來對比一下IIC 和 SPI的一些關鍵點：

第一，總線拓撲結構/信號路由/硬件資源耗費

IIC 只需兩根信號線，而標準SPI至少四根信號，如果有多個從設備，信號需要更多。一些SPI變種雖然只使用三根線——SCLK, SS和雙向的MISO/MOSI，但SS線還是要和從設備一對一根。另外，如果SPI要實現多主設備結構，總線系統需額外的邏輯和線路。用IIC 構建系統總線唯一的問題是有限的7位地址空間，但這個問題新標準已經解決——使用10位地址。從第一點上看，IIC是明顯的大贏家。

第二，數據吞吐/傳輸速度

如果應用中必須使用高速數據傳輸，那么SPI是必然的選擇。因為SPI是全雙工，IIC 的不是。SPI沒有定義速度限制，一般的實現通常能達到甚至超過10 Mbps。IIC 最高的速度也就快速+模式（1 Mbps）和高速模式（3.4 Mbps），后面的模式還需要額外的I/O緩沖區，還并不是總是容易實現的。

第三，優雅性

IIC 常被稱更優雅于SPI。公正的說，我們更傾向于認為兩者同等優雅和健壯。IIC的優雅在于它的特色——用很輕盈的架構實現了多主設備仲裁和設備路由。但是對使用的工程師來講，理解總線結構更費勁，而且總線的性能不高。SPI的優點在于它的結構相當的直觀簡單，容易實現，并且有很好擴展性。SPI的簡單性不足稱其優雅，因為要用SPI搭建一個有用的通信平臺，還需要在SPI之上構建特定的通信協議軟件。也就是說要想獲得SPI特有而IIC沒有的特性——高速性能，工程師們需要付出更多的勞動。另外，這種自定的工作是完全自由的，這也說明為什么SPI沒有官方標準。IIC和SPI都對低速設備通信提供了很好的支持，不過，SPI適合數據流應用，而IIC更適合“字節設備”的多主設備應用。

小結

在數字通信協議簇中，IIC和SPI常稱為“小”協議，相對Ethernet, USB, SATA, PCI-Express等傳輸速度達數百上千兆字節每秒的總線。但是，我們不能忘記的是各種總線的用途是什么。“大”協議是用于系統外的整個系統之間通信的，“小”協議是用于系統內各芯片間的通信，沒有跡象表明“大”協議有必要取代“小”協議。IIC和SPI的存在和流行體現了“夠用就好”的哲學。回應文首，IIC和SPI如此的流行，它是任何一位嵌入式工程師必備的工具。