国产精品久久久aaaa,日日干夜夜操天天插,亚洲乱熟女香蕉一区二区三区少妇,99精品国产高清一区二区三区,国产成人精品一区二区色戒,久久久国产精品成人免费,亚洲精品毛片久久久久,99久久婷婷国产综合精品电影,国产一区二区三区任你鲁

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

一文詳解 ALINX NVMe IP 特性

FPGA技術專欄 ? 來源:FPGA技術專欄 ? 作者:FPGA技術專欄 ? 2024-11-14 13:59 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

- ALINX NVMeIP -

在當下數據驅動的時代,企業對高性能存儲解決方案的需求不斷增加。NVMe AXI IP 憑借其支持大數據量、高速傳輸、低延遲等存儲性能優勢,成為眾多開發者和企業的理想選擇。

NVMe專為 SSD 而生,通過直接利用 PCIe 通道,避免 SATA 協議和外置控制器(PCH)的額外延遲,使性能大幅提升,尤其在隨機 I/O 操作中表現突出。

NVMe PCIe SSD的 IOPs 性能可達高端企業級 SATA SSD 的十倍(具體場景為高隊列深度的隨機讀寫),同時支持自動功耗狀態切換和動態能耗管理功能,顯著降低功耗。

wKgZoWc1kTGAJ6sgAAFNc4rI_6s561.png

( NVMe/SAS/SATA 存儲設備單讀性能對比)

NVMe 協議憑借其高速傳輸、低延遲、高效能存儲和高可靠性的特點,在數據中心、邊緣計算、企業存儲、AI 服務器和云計算等領域有著廣泛應用。

ALINX NVMe IP 詳情

ALINX NVMe IP 針對當前數據密集型應用進行了深度優化,顯著縮短了延遲時間,提升數據吞吐量,滿足云計算、大數據分析、人工智能、虛擬現實/增強現實( VR/AR )等前沿領域的迫切需求。


兼容性方面,NVMe IP 不依賴 CPU,全部由 FPGA 完成處理,需要 FPGA 具有足夠的資源和適當的硬件支持。ALINX NVMe IP 目前支持AMD Virtex 7/ AMD UltraScale/AMD UltraScale+系列器件。

技術支持方面,ALINX 提供完善的技術支持和高效的定制化服務,由經驗豐富的 IP 研發團隊專人對接,全程協助客戶完成 IP 集成和性能優化,確保客戶需求快速實現。

考慮到每個應用場景都有其獨特需求,ALINX NVMe AXI IP 為開發者提供了豐富的定制選項,允許根據特定的應用需求對其性能進行精準調整,包括不限于優化特定工作負載下的數據傳輸速率,根據不同的存儲容量需求進行配置等。

以下是 ALINX NVMe IP 的詳細介紹:

wKgZoWc1kUqATuk2AAB60aUaxCs266.png

IP 資源消耗表

wKgZoWc1kVOAL8SwAACTfdomJ4Y428.png

注:IP 實際邏輯資源消耗受實例化中其他邏輯資源消耗影響

產品特性

功能支持:命令支持(Identify、Write、Read、Flush),兼容 NVMe 1.4 協議,支持 PCIe Gen 1.0-4.0;

性能參數:

(1)最大隊列深度:每個隊列支持 65535 個 I/O 命令;

(2)傳輸速率:基于 PCIe 3.0 X4,讀寫速率均可達 3000MB/s;

靈活性:支持多種存儲單元(512 字節 / 4096 字節);

支持定制化服務:包括數據傳輸速率優化和存儲容量配置;

版本支持:支持兩個版本(AXI FULL 版本 / AXI Stream 版本);

參考設計:XCZU19EG + FMC子板(FH1402)+SAMSUNG 980 M.2 SSD。

AXI-Master-FULL 版本

wKgZoWc1kWqAMX9dAABEqCJJPzY645.png

AXI-Stream 版本

wKgaoWc1kXOADpNGAACy8pm4tJY202.png

NVMe AXI IP 應用交互

wKgZoWc1kX2ACDEWAAA1jWsRkeE393.png

NVMe AXI IP 通過 PCIe Bridge 實現 PCIe 協議交互,支持 AXI FULL 和 AXI Stream 兩種接口模式。用戶數據通過 AXI Interconnect 接入后,經過 NVMe AXI IP 的協議邏輯處理,被打包為 PCIe TLP 包并寫入 NVMe SSD 存儲;同樣,數據從 NVMe SSD 提取后,通過協議解析和 AXI 接口傳遞到上層邏輯。

Example 舉例

AXI-Master-FULL 版本

wKgaoWc1kY-AVxbEAACfXFLxico133.png

AXI 讀寫:在系統正常啟動后,NVMe AXI IP 自動初始化并建立 PCIe 鏈路連接。初始化完成后,用戶的數據流通過 AXI Interconnect IP 傳送到 NVMe AXI IP 的 AXI Master FULL 接口,進行 NVMe 協議的處理。數據被打包為 TLP 層 PCIe 包,并通過 RC/RQ/CC/CQ AXI Stream 接口與 AMD UltraScale+ 設備的 PCIe 集成模塊(Integrated Block for PCIExpress)連接,最終寫入 NVMe SSD 存儲。當需要讀取數據時,NVMe AXI IP 從 NVMe SSD 通過 RC/RQ/CC/CQ AXI Stream 接口提取數據,再通過 AXI Master FULL 接口與 AXI Interconnect IP 連接,將數據傳輸到其他 AXI 總線接口供用戶邏輯使用。

AXI-Stream 版本

wKgaoWc1kZeAVFFNAACNMBSiczQ521.png

AXI Stream 讀寫:在系統正常啟動后,NVMe AXI IP 自動進行初始化并建立連接。初始化完成后,用戶的數據流通過 AXI Stream 接口輸入到 NVMe AXI IP,執行 NVMe 協議的交互處理。數據被打包為 TLP 層 PCIe 包,通過 RC/RQ/CC/CQ AXI Stream 接口與 AMD UltraScale+ 設備的 PCIe 集成模塊連接,最終存儲到 NVMe SSD。當從 NVMe SSD 讀取數據時,NVMe AXI IP 使用 RC/RQ/CC/CQ AXI Stream 接口提取數據,并通過 AXI Stream 接口傳輸給連接的視頻輸出 IP,進而通過視頻接口進行數據展示。

審核編輯 黃宇

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • FPGA
    +關注

    關注

    1660

    文章

    22408

    瀏覽量

    636222
  • 存儲
    +關注

    關注

    13

    文章

    4787

    瀏覽量

    90057
  • IP
    IP
    +關注

    關注

    5

    文章

    1862

    瀏覽量

    155820
  • SSD
    SSD
    +關注

    關注

    21

    文章

    3109

    瀏覽量

    122221
  • nvme
    +關注

    關注

    0

    文章

    298

    瀏覽量

    23837
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關推薦
    熱點推薦

    高性能網絡存儲設計:NVMe-oF IP的實現探討

    ,Memory semantics NVMe-oF:基于 TCP/RDMA,Message semantics 我們根據以往NVMe和RDMA 開發經驗,設計NVMe-oF IP。目標
    發表于 12-19 18:45

    NVMe over Fabrics 國產 IP:高性能網絡存儲解決方案

    -oF IP。其系統架構如下: 它采用: 該IP具備如下優勢: 如果對該IP想進步了解,請看視頻: https://space.bilibili.com/585132944?spm
    發表于 12-12 14:19

    NVMe高速傳輸之擺脫XDMA設計52:主要功能測試結果與分析4(NVMe 指令提交與完成機制測試)

    本博主要交流設計思路,在本博客已給出相關博60多篇,希望對初學者有用。注意這里只是拋磚引玉,切莫認為參考這就可以完成商用IP設計。若有NVME或RDMA 產品及項目需求,請看B站視
    發表于 12-04 11:47

    NVMe高速傳輸之擺脫XDMA設計50:主要功能測試結果與分析2 nvmePCIe高速存儲

    本博主要交流設計思路,在本博客已給出相關博九十多篇,希望對初學者有用。注意這里只是拋磚引玉,切莫認為參考這就可以完成商用IP設計。若有NVME或RDMA 產品及項目需求,請看B站視
    發表于 12-01 09:32

    Xilinx高性能NVMe Host控制器IP+PCIe 3.0軟核控制器IP,純邏輯實現,AXI4和AXI4-Stream DMA接口,支持PCIe 3.0和4.0

    ,使用NVMe的多隊列特性NVMe AXI4 Host Controller IP支持靈活配置DMA讀寫的通道個數,按照NVMe隊列優先級
    發表于 11-14 22:40

    NVMe高速傳輸之擺脫XDMA設計43:如何上板驗證?

    本文主要交流設計思路,在本博客已給出相關博幾十篇,希望對初學者有用。注意這里只是拋磚引玉,切莫認為參考這就可以完成商用IP設計。若有NVME或RDMA 產品及項目需求,請看B站視頻后聯系。 在完成
    發表于 10-30 18:10

    NVMe高速傳輸之擺脫XDMA設計40:隊列管理功能驗證與分析4

    本文主要交流NVMe設計思路,在本博客已給出相關博幾十篇,希望對初學者有用。注意這里只是拋磚引玉,切莫認為參考這就可以完成商用IP設計。有需求者請先看下面B站聯系后再討論。 (3) 刪除隊列功能
    發表于 10-22 10:14

    NVMe高速傳輸之擺脫XDMA設計23:UVM驗證平臺

    十分復雜,需要使用成熟的驗證知識產權(Verification IP,VIP)保證仿真的準確性和效率,這類的 VIP 通常十分昂貴并且復雜;另方面,PCIE 集成塊是 Xilinx 提供的過了充分
    發表于 08-26 09:49

    轉讓ALINX的FPGA開發板

    轉讓ALINX的AXKU040開發板,成色非常新,買來基本沒用過
    發表于 08-02 16:53

    NVMe高速傳輸之擺脫XDMA設計18:UVM驗證平臺

    十分復雜,需要使用成熟的驗證知識產權(Verification IP,VIP)保證仿真的準確性和效率,這類的 VIP 通常十分昂貴并且復雜;另方面,PCIE 集成塊是 Xilinx 提供的過了充分
    發表于 07-31 16:39

    NVMe IP高速傳輸卻不依賴XDMA設計之三:系統架構

    所設計的新系統架構中,Nvme over PCIe IP通過 PCIe 3.0x4 接口連接 NVMe固態硬盤, 并提供 AXI4-Lite 接口用于系統控制, 以及 AXI4 接口用于數據傳輸
    的頭像 發表于 06-29 17:46 ?1043次閱讀
    <b class='flag-5'>NVMe</b> <b class='flag-5'>IP</b>高速傳輸卻不依賴XDMA設計之三:系統架構

    NVMe IP高速傳輸卻不依賴便利的XDMA設計之三:系統架構

    結合目前應用需求,以及前面基礎分析,確定IP應具有如下特色: (1) 通用性 前端數據采集系統基于 FPGA 開發。 方面, 設備類型多, 使用的 FPGA型號各不相同, 需要實現的設計能夠在多種
    發表于 06-29 17:42

    NVMe協議研究掃盲

    的不斷發展,這些接口協議已成為關鍵的性能瓶頸。為了解決這問題,存儲供應商制定了種新的接口規范,即NVMe協議。 NVMe協議必要性 NVMe
    發表于 06-02 23:28

    NVMe控制器IP設計之接口轉換

    這是NVMe控制器IP設計系列博客之,其他的見本博客或csdn搜用戶名:tiantianuser。相關視頻見B站用戶名:專注與守望。 接口轉換模塊負責完成AXI4接口與控制器內部的自定義接口之間
    發表于 05-10 14:33

    NVMe IP開發速成: 三個月不是夢

    作為NVMe IP開發者,在構建IP時總是需要不斷修改,然后編譯上板測試,每次編譯,少則20分鐘,多則兩三個小時,對IP的熱情總是在滿懷期
    的頭像 發表于 04-14 19:52 ?1258次閱讀
    <b class='flag-5'>NVMe</b> <b class='flag-5'>IP</b>開發速成: 三個月不是夢