国产精品久久久aaaa,日日干夜夜操天天插,亚洲乱熟女香蕉一区二区三区少妇,99精品国产高清一区二区三区,国产成人精品一区二区色戒,久久久国产精品成人免费,亚洲精品毛片久久久久,99久久婷婷国产综合精品电影,国产一区二区三区任你鲁

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

Fidus Sidewinder-100集成PCIe NVMe 控制系統,有效應對FPGA硬件設計

YCqV_FPGA_EETre ? 來源:未知 ? 作者:佚名 ? 2017-10-23 11:17 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

背景

之前在一個ASCI開發項目中有小小接觸過一些新思科技的一個NVMe控制器,代碼量尚可,只是由于速度及其他原因的考慮,整個部分的設計其實有時候還是比較難以考量的,而且由于流片成本及IP購買成本的問題,當時就想像如果在一款FPGA中可以直接實現這樣一款高性能的PCIe NVMe控制器或許會對整個性能的把握會更好一些,而下面的Fidus Sidewinder-100系統就是一個集成的PCIe NVMe 控制系統。

Fidus Sidewinder-100 PCIe NVMe Storage Controller:

Fidus系統是基于Sidewinder-100 PCIe NVMe存儲控制器設計實現的,而這個控制器在一個Xilinx Zynq UltraScale+ MPSoC ZU19EG 上實現,之所以選擇這款芯片來實現有很多考量,不過最重要的是因為PCIe Gen3/4 能力:高速,且板卡的兩個100Gbps QSFP 光纖網絡槽可以實現防彈并行轉換;另外還可以利用Xilinx可編程器件內部巨大的I/O靈活性來實現DDR SDRAM控制器,并驅動兩個SFF-8643 Mini SAS連接器(用于片外SSDs等);并且,芯片上集成了六個ARM處理器核,可以提供強大的處理能力(四個64bitARM Cortex-A53 MPcore 處理器和兩個32bit的ARM Cortex-R5 Mpcore處理器);Xilinx UltraScale架構還提供大量的片上可編程邏輯單元。正是由于Zynq UltraScale+ MPSoc系列用于這么多的features,才使得實現一個高性能NVMe 控制器成為可能并變得容易,正像Sidewinder-100系統一樣,用戶可以基于此板卡實現大量的各種類型的任何可以想到的硬件設計。

Sidewinder-100系統通過SCSI和SAS存儲陣列獲得了具有較強市場競爭力的性能優勢,同時它還通過Fabrics技術實現了NVMe, 從而大大減少了存儲傳輸時的延遲。從下圖的板卡上可以看出,板卡上還集成了兩個M.2連接器,可以用于連接NVMe SSD卡。此外,可以通過Zynq UltraScale+ MPSoC的PS(處理系統)和PL(可編程邏輯)部分分別連接到兩個到DDR4 SO-DIMM端。這種分開連接實現了兩種不同速率的DDR4 SO-DIMM,連接到PS上的DDR4 SO-DIMM操作速率為1866M每秒,而連接在PL部分的DDR4 SO-DIMM傳輸速率可以達到每秒2133M。

當然,正是利用了Sidewinder-100的這些優點才實現了一個強大的PCIe Gen4開發平臺,如下圖所示:

圖1:Fidus Sidewinder-100 PCIe NVMe Storage Controller

不過,由于Fidus其實是一個設計house,在最開始,也考慮到Sidewinder-100 PCIe NVMe存儲控制器的應用,它還是可以用于實現一些通用目標設計的。當然了,最重要的是此板卡為實現任何高性能PCIe Gen3或Gen4開發設計提供了強大的平臺,此外,在利用此平臺進行開發時遇到任何問題,都可以通過Fidus獲得一些幫助。(特別提示:Siderwinder-100 PCIe NVMe存儲控制器的PCIe電源和回路適配器是在板卡的背面):

圖2:Fidus PCIe Power and Loopback Adapter

另外,考慮到Gen4母板還是比較缺乏的,所以當你沒有一個母板的時候,剛好可以通過這個連接口插一個PCIe卡到板卡上。而且這個適配器看起來它應該是比一個能量緊缺的母板的功耗要小很多,而且只需要將這個適配器看作一個簡單的DC電源連接器來操作就好。

總結

隨著Xilinx FPGA技術的不斷增強,之前一些設計難題或者功耗難題已經在慢慢的解決,而隨著這些困難的消除,FPGA的設計領域也越來越廣泛,相信在未來,Xilinx 的FPGA會給我們帶來更多驚喜。


聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • FPGA
    +關注

    關注

    1660

    文章

    22415

    瀏覽量

    636490
  • fidus
    +關注

    關注

    0

    文章

    1

    瀏覽量

    1532

原文標題:Sidewinder-100 PCIe NVMe Controller的秘密武器

文章出處:【微信號:FPGA-EETrend,微信公眾號:FPGA開發圈】歡迎添加關注!文章轉載請注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關推薦
    熱點推薦

    Xilinx高性能NVMe Host控制器IP+PCIe 3.0軟核控制器IP,純邏輯實現,AXI4和AXI4-Stream DMA接口,支持PCIe 3.0和4.0

    CPU,NVMe AXI4 Host Controller IP自動執行對PCIe SSD的PCIe設備枚舉和配置、NVMe控制器識別和初始
    發表于 11-14 22:40

    NVMe高速傳輸之擺脫XDMA設計43:如何上板驗證?

    Virtex-7 FPGA Gen3 PCIE 集成塊和 UltraScale+ Gen4 PCIE集成塊, 為證明 NoP 邏輯加速引擎
    發表于 10-30 18:10

    NVMe高速傳輸之擺脫XDMA設計33:初始化功能驗證與分析

    PCIe 初始化狀態, 3 對應 NVMe 初始化狀態, 4 對應初始化錯誤狀態, 5 對應初始化完成狀態。 圖1 系統初始化控制和狀態轉移仿真波形 復位釋放后, 在延時 20ms
    發表于 10-08 08:02

    NVMe高速傳輸之擺脫XDMA設計23:UVM驗證平臺

    數據總線;NVMe系統模型(NVMe Subsystem Model)是自主設計的用于模擬 PCIe 鏈路設備和 NVMe 設備的功能
    發表于 08-26 09:49

    NVMe高速傳輸之擺脫XDMA設計17:PCIe加速模塊設計

    內部信號做進一步處理,如果需要應答,將應答事務通過axis完成方完成接口(axis_cc)發送給PCIE硬核。圖1 PCIe加速模塊系統框圖 PCIe加速模塊在
    發表于 08-07 18:57

    NVMe高速傳輸之擺脫XDMA設計之12:PCIe請求模塊設計(上)

    發送給下游設備,下游設備的反饋通過axis_rc接口以CPL或CPLD的形式傳回。門鈴寫請求由NVMe控制模塊發起,請求以PCIe存儲器寫請求TLP的格式從axis_rq接口交由PCIE
    發表于 08-03 22:00

    NVMe高速傳輸之擺脫XDMA設計18:UVM驗證平臺

    數據總線;NVMe系統模型(NVMe Subsystem Model)是自主設計的用于模擬 PCIe 鏈路設備和 NVMe 設備的功能
    發表于 07-31 16:39

    NVMe高速傳輸之擺脫XDMA設計之十:NVMe初始化狀態機設計

    在完成PCIe配置初始化后,PCIe總線域的地址空間都分配完畢,可以執行傳出存儲讀寫TLP,系統初始化進入NVMe配置初始化。NVMe配置初
    發表于 07-05 22:03

    NVMe高速傳輸之擺脫XDMA設計之七:系統初始化

    路訓練由 PCIE 集成塊實現, 初始化模塊根據鏈路訓練完成信號和初始化啟動信號來執行 PCIe 初始化和NVMe 初始化。 圖1 系統初始
    發表于 07-04 09:14

    NVMe IP高速傳輸卻不依賴XDMA設計之三:系統架構

    。 在該IP內部, 根據功能劃分為系統控制模塊、 初始化模塊、 NVMe 控制模塊、 PCIe 加速模塊、 PCIE
    的頭像 發表于 06-29 17:46 ?1049次閱讀
    <b class='flag-5'>NVMe</b> IP高速傳輸卻不依賴XDMA設計之三:<b class='flag-5'>系統</b>架構

    NVMe IP高速傳輸卻不依賴便利的XDMA設計之三:系統架構

    更好地滿足特定的應用需求。 初始化模塊負責控制系統的初始化流程, 其中包括 PCIe 初始化和 NVMe 初始化兩個主要步驟。 在系統上電復位后, 首先由
    發表于 06-29 17:42

    NVMe協議研究掃盲

    電子科技大學的王琳琳基于Zynq完成了NVMe SSD的讀寫控制,通過在的PS端運行Linux系統,在PL端通過PCIe硬核IP連接NVMe
    發表于 06-02 23:28

    NVMe協議簡介2

    NVMe指令提交與完成機制 NVMe指令提交與完成機制是NVMe協議的核心,該機制制定了NVMe指令的交互流程和處理步驟。在基于PCIe
    發表于 05-15 23:15

    NVMe協議簡要分析

    和生產者之間的速率有關。 2NVMe分層結構 NVMe協議棧結構分為應用層和傳輸層兩個層次。在應用層中實現NVMe命令生成、隊列管理和流程控制,而傳輸層則借助
    發表于 05-15 00:34

    NVME控制器設計1

    NVMe 控制模塊負責實現用戶請求事務與NVMe事務的轉換、 NVMe命令提交與完成機制、 PRP 尋址機制。 在 NVMe over
    發表于 04-24 09:45