芯片設計中的可擴展性是一個關鍵挑戰，尤其是標準單元被復制到數億個，導致設計中包含數十億個晶體管。

傳統的方法通過基于過去經驗限制工藝、電壓和溫度（PVT）角點，并對最壞情況進行蒙特卡羅仿真。然而，這些方法的可靠性令人質疑。不正確地預測最壞情況的PVT可能導致進度延誤和設計穩健性問題，而用于高西格瑪驗證的暴力蒙特卡羅方法既昂貴又不切實際。

日前，在一年一度的全球電子設計自動化盛會DAC（Design Automation Conference）上，西門子EDA與英偉達共同展示了西門子EDA Solido設計解決方案如何幫助英偉達提升芯片設計驗證效率的AI解決方案。

西門子EDA Solido設計解決方案，采用專有的AI技術，提供變異感知設計、IP驗證和庫特征化解決方案。

這些工具被全球頂尖的半導體公司使用，幫助設計師在極短的時間內完成復雜的驗證任務。該解決方案包括：

◎ Solido IP驗證套件：提供業界最快、最全面的一體化IP驗證解決方案，從設計到流片，在所有設計視圖和IP修訂中提供完整、無縫的IP質量保證。

◎ Solido設計環境：一個全面的AI驅動設計環境，用于自定義IC電路的標稱和變異感知驗證，能夠在數量級較少的仿真中實現全面設計覆蓋，并具備暴力技術的準確性。

◎ Solido特征化套件：提供快速、準確的庫特征化工具，由機器學習驅動。

通過與Solido設計環境的緊密集成，仿真開銷可以大大減少。這對于標準單元和內存應用非常有效。例如，如果電路的初始設置時間相對于仿真本身較長，當使用非西門子EDA仿真器運行Solido DE工具時，每次仿真都需要較長的設置時間。通過Solido仿真套件的集成，當一個節點首次運行仿真的初始設置時，后續仿真將幾乎完全消除該步驟。

此外，Solido還推出了附加學習技術。這項技術通過重新使用之前作業中的AI模型，顯著節省仿真次數，并每次都能提供準確的結果。AI持續跟蹤并決策是否以及如何為每次迭代節省仿真次數。

西門子EDA X 英偉達

Solido設計解決方案的實際應用案例

在英偉達的實際應用中，Solido設計解決方案展示了其卓越的性能。

例如，在一個基于鎖存器的D觸發器電路上，Solido高西格瑪驗證器通過4,000次仿真驗證了雙峰故障的發生，比傳統暴力仿真快了驚人的2,500,000倍。

此外，該單元在目標PVT下的良率被精確驗證為6.322西格瑪，與之前的方法相比，英偉達實現了比最佳替代方案（即僅對所有單元使用高西格瑪驗證器）快30倍的速度。這不僅意味著性能的提升，還意味著更好的準確性和覆蓋率。

以下是對同一單元組合的三次獨立運行的分析：

◎ 傳統蒙特卡羅方法（300次仿真）：300次普通蒙特卡羅樣本只能得到y軸上剛剛超過2.5西格瑪的數據，因此無法在沒有外推的情況下得到高西格瑪的數據。

◎ 暴力仿真（100萬次仿真）：運行100萬次仿真時，我們看到了x軸上100處的第二模式，有足夠的仿真次數看到高西格瑪下的稀有故障。外推永遠無法捕捉到這一點。

◎ Solido PVTMC驗證器（300次仿真）：該工具在僅運行300次仿真的情況下也能夠在高西格瑪下找到真實的仿真，并清楚地找到了稀有的故障模式。

然而，若將Solido庫良率求解器與西門子EDA仿真器以及Solido的附加學習技術（Additive Learning）全套整合入英偉達的項目中時，又將又怎樣的表現呢？

標準單元的高西格瑪驗證復雜且耗時，傳統的暴力仿真成本高且不可行。具有稀有非高斯故障的電路也增加了額外的挑戰層。

Solido的解決方案滿足了所有要求，它是自動化的，具有暴力準確性，并且允許在生產運行時進行簽核。在運行全部1,000個組合庫時，使用完整的西門子EDA流程能節省120倍的時間。

一直以來，西門子EDA致力于創新和改進，為芯片設計師提供更高效、更可靠的工具和解決方案。

Solido設計解決方案不僅提升了設計驗證的速度和準確性，還為半導體行業樹立了新的標準。通過采用Solido設計解決方案，設計師可以更快地將創新產品推向市場，從而在競爭激烈的半導體行業中保持領先地位。

我們相信，隨著技術的不斷發展，Solido設計解決方案將繼續引領芯片設計的新時代。