鷺島論壇

開源芯片系列講座第22期

「 異步電路機制為 RISC-V處理器賦能」

（31號） 20：00

精彩開播

期待與您云相聚，共襄學術盛宴！

| 直播信息

報告題目

異步電路機制為RISC-V處理器賦能

報告簡介

隨著芯片規模增大和半導體工藝進步，同步電路中時鐘所帶來的問題日益突出。與其相比，異步電路不依賴全局時鐘，通過電路邏輯事件實現操作，具有無時鐘偏移、模塊化程度高、功耗低和電磁兼容性強等優勢。

本團隊基于異步的特性和優勢，提出了一種多層級異步微流水線結構，并研究了新型異步超標量指令級細粒度控制方法。利用此方法代替了時鐘，提升處理器性能以及標量寬度，降低動態功耗，實現了以數據為中心的模塊啟用。

報告嘉賓

何安平

蘭州大學信息與工程學院副教授

研究生導師

趙康利

蘭州大學信息與工程學院

博士研究生

特邀主持

譚翔宇

中科（廈門）數據智能研究院

硬件工程師

講座時間

2024年7月31日（周三）2010

講座環節及流程

?講座環節：

① 5 分鐘主持人進行主題與嘉賓介紹

②60分鐘報告嘉賓講座環節

③ 25分鐘互動問答環節

?講座流程：

① 19:45 開芯會視頻號上線，歡迎觀眾朋友提前進入直播間候場

② 20:00 主持人開場

③ 20:05 何安平老師開始講座，持續30min

④ 20:35 趙康利博士開始講座，持續15min

注：【在講座過程中歡迎觀眾朋友通過各直播平臺進行提問工作人員將收集和整理問題】

④ 20:50 主持人根據工作團隊整理的問題與嘉賓進行問答互動，持續20min

講座形式

視頻號、B站、電子發燒友、蔻享學術等多平臺同步直播

報告嘉賓

何安平

蘭州大學信息科學與技術學院副教授，蘭州市急需緊缺高層次人才；從事異步系統時序設計與分析驗證研究，研發的拼圖EDA提供多種異步設計模板，可有效輔助設計者進行異步電路前端的設計。基于自主設計方法和流程，已成體系設計了異步算子、異步片上互聯結構、異步MCU等，開發了多顆具備加解密、MCU和可重構功能的全異步芯片，其中40nm制程芯片具有3.5億顆晶體管和1512顆全互聯的輕量級處理器，是國內首顆極大規模的全異步芯片（蘭大網首發，科學網、光明網等轉載）；已發表相關論文50余篇，譯著5本，專利和軟件著作權20余項，擁有知識產權近20項；獲自然科學基金、甘肅省科技重大專項、自然科學基金重大儀器專項等基金項目等省部級項目多項；獲省級科技進步二等獎。

趙康利

蘭州大學信息科學與工程學院博士研究生

研究方向為計算機體系結構

主持嘉賓

譚翔宇

中科（廈門）數據智能研究院智能計算研究中心硬件工程師，主要從事邊緣智能異構計算相關項目與產品開發工作。前小米集團電路工程師、OPPO通訊公司芯片架構師，vivo科技產品顧問。曾負責多款知名手機和電腦產品的硬件研發和量產工作，4件發明專利獲得授權。