來源：半導體行業觀察

編輯：感知芯視界 Link

CEA-Leti 科學家在 ECTC 2024 上報告了三個相關項目的一系列成功，這些成功是實現新一代 CMOS 圖像傳感器 (CIS) 的關鍵步驟，它可以利用所有圖像數據來感知場景、了解情況并進行干預——這些功能需要在傳感器中嵌入 AI。由于智能傳感器

在智能手機、數碼相機、汽車和醫療設備中的高性能成像功能，對智能傳感器的需求正在迅速增長。這種對通過嵌入式 AI 增強的改進圖像質量和功能的需求給制造商提出了在不增加設備尺寸的情況下提高傳感器性能的挑戰。

“堆疊多個芯片以創建 3D 架構，例如三層成像器，已導致傳感器設計的范式轉變，”論文“Backside Thinning Process Development for High-Density TSV in a 3-Layer Integration”的主要作者 Renan Bouis 表示。“不同層之間的

通信需要先進的互連技術，而混合鍵合由于其微米甚至亞微米范圍內的極細間距而滿足了這一要求，”他說道。“高密度硅通孔 (HD TSV) 具有相似的密度，可通過中間層傳輸信號。這兩種技術都有助于減少線長，這是提高 3D 堆疊架構性能的關鍵因素。”

“無與倫比的精度和緊湊性”

這三個項目應用了該研究所之前使用這些技術塊堆疊三個 300 毫米硅晶圓的研究成果。“這些論文介紹了制造 3D 多層智能成像器所必需的關鍵技術要素，這些技術能夠滿足需要嵌入式 AI 的新應用。”CEA-Leti 項目經理兼 IRT Nanoelec 智能成像器項目主管 Eric Ollier 說道。CEA-Leti 研究所是 IRT Nanoelec 的主要合作伙伴。

“將混合鍵合與 CMOS 圖像傳感器中的 HD TSV 相結合，可以促進各種組件（如圖像傳感器陣列、信號處理電路和存儲元件）的集成，并具有無與倫比的精度和緊湊性，”論文“用于高級 CMOS 圖像傳感器應用的具有高密度 TSV 的 3 層細間距 Cu-Cu 混合鍵合演示器”的主要作者 Stéphane Nicolas 說道，該論文被選為會議的重點論文之一。

該項目開發了一種三層測試載體，具有兩個嵌入式 Cu-Cu 混合鍵合接口，即面對面 (F2F) 和面對面 (F2B)，以及一個包含高密度 TSV 的晶圓。

Ollier 表示，測試載體是一個重要的里程碑，因為它既展示了每一項技術磚的可行性，也展示了集成工藝流程的可行性。“該項目為展示功能齊全的三層智能 CMOS 圖像傳感器奠定了基礎，其邊緣 AI 能夠解決高性能語義分割和物體檢測應用問題，”他說。

在 ECTC 2023 上，CEA-Leti 科學家報告了一種雙層測試載體，結合了 10 微米高、1 微米直徑的 HD TSV 和高度控制的混合鍵合技術，兩者均采用 F2B 配置組裝。最近的研究將 HD TSV 縮短至 6 微米高，從而開發出一種雙層測試載體，該載體具有低色散電氣性能，并能簡化制造過程。

“電阻降低 40%”

“由于采用了優化的減薄工藝，我們的 1×6 微米銅 HD TSV 比我們的 1×10 微米 HD TSV 具有更好的電阻和隔離性能，這使我們能夠以良好的均勻性降低基板厚度，”論文《Backside Thinning Process Development for High-Density TSV in a 3-Layer Integration》的主要作者 Stéphan Borel 表示。

“這種降低的高度使電阻降低了 40%，與長度的減少成正比。同時降低縱橫比增加了隔離襯墊的臺階覆蓋率，從而提高了耐壓性，”他補充道。

“憑借這些成果，CEA-Leti 現在被明確認定為這一新領域的全球領導者，致力于準備下一代智能成像儀，”Ollier 解釋說。“這些新的 3D 多層智能成像儀在傳感器本身中實現了邊緣 AI，這確實將是成像領域的突破，因為邊緣 AI 將提高成像儀的性能并實現許多新的應用。”

*免責聲明：本文版權歸原作者所有，本文所用圖片、文字如涉及作品版權，請第一時間聯系我們刪除。本平臺旨在提供行業資訊，僅代表作者觀點，不代表感知芯視界立場。

今日內容就到這里啦，如果有任何問題，或者想要獲取更多行業干貨研報，可以私信我或者留言

審核編輯 黃宇