近日，在粵港澳大灣區RISC-V技術研討會暨先進開放計算專業委員會成立大會上，芯華章與中國電子、長城科技、騰訊、深圳市重大產業投資集團、新思科技、睿思芯科、藍芯算力、清華-伯克利、東南大學、中山大學、香港城市大學、鵬城實驗室等30余家企業和科研院所，一同擔任先進開放計算專業委員會首批理事單位，為產業提供覆蓋RISC-V全流程的驗證方案。

作為一種新興指令集，RISC-V的驗證工作尤為重要。比起成熟架構，RISC-V充滿了更多的開放性和不確定性。

只有借助更充分、更完備的驗證，才能保障基于RISC-V架構相關產品的穩定性，從而助力其獲得大規模的商業部署。

聚焦驗證領域，芯華章從底層架構創新做起，提供覆蓋RISC-V全流程需求的客制化驗證方案，包括在core IP層面提供RISC-V指令和架構實現驗證，在RISC-V SoC層面針對多核互聯、多接口的驗證，以及對基于RISC-V處理器的應用提供完整的全系統驗證方案。 同時，也提供靈活的腳本接口，允許工程師自定義驗證環境，以適應不斷變化的RISC-V生態系統。

RISC-V IP core驗證

在一致性證明過程中，芯華章的等價性驗證工具GalaxEC支持RISC-V處理器的算術邏輯單元ALU，包括乘法單元及浮點運算等C++模型到RTL實現的等價性驗證，確保設計在整個實現過程中的一致性和正確性。

從IP到RISC-V多核
及SoC的設計仿真驗證及調試

基于芯華章自主研發的多核一致性模型，GalaxPSS可以自動化生成大量針對Cache Coherency的C testcase，大大降低對工程師手工編寫驗證場景的經驗依賴，提高驗證的場景覆蓋率和完備性，在和國內領先的RISC-V處理器IP供應商芯來科技合作中，獲得了客戶的高度肯定。

創新引領 l 芯華章聯手芯來科技提升RISC-V處理器設計驗證

此外，芯華章邏輯仿真器GalaxSim通過對SystemVerilog和UVM標準的支持，能夠為RISC-V CPU的研發提供仿真支持，同時其獨有的Turbo模式更能成倍加速多核RISC-V處理器的仿真驗證效率。

目前，GalaxSim在多個客戶測試用例上已經取得了2-3倍的仿真性能提升，大幅降低了仿真回歸測試的時間。

作為驗證的必備基礎工具之一，芯華章調試系統Fusion Debug也針對RISC-V處理器提供深度定制調試服務。

復雜RISC-V系統級驗證和軟件適配

在中國科學院計算技術研究所開源RISC-V處理器“香山”項目中，芯華章雙模硬件仿真系統HuaPro P2E也有亮眼表現。

不同于傳統的原型驗證或硬件仿真，HuaPro P2E基于統一的軟件平臺和硬件平臺，實現了有效的創新雙模工作形式：

? 硬件仿真模式下支持高達7千多個全信號互連，全信號不限深度的調試，以及各種虛擬驗證方案。

? 在原型驗證模式下，通過一鍵式原型驗證流程可以大大縮短驗證時間，在超大規模SoC設計可以實現高達10M的仿真速率，以滿足軟件開發調試需求，同時還有豐富的接口解決方案。

HuaPro P2E —— 香山SoC Demo

未來，以先進開放計算專業委員會成立為契機，芯華章將繼續鏈接RISC-V先進開放計算領域技術、產業、人才、資本資源優勢，深化生態聚合，破解行業關鍵共性痛點問題，加快科技成果向新質生產力轉化，為建設現代化產業體系提供“芯”動力。