大端，最高字節存儲在最低的內存地址，小端則是最低有效字節存儲在最低的內存地址。在Verilog中實現大端（Big-Endian）和小端（Little-Endian）之間的轉換通常涉及到對多字節數據的操作。

按照word傳輸不變的要求，一般我們可以分為三種：

第一種：word傳輸不變，Word access的處理。

第二種：word傳輸不變，half Word access的處理。

第三種：word傳輸不變，Byte access的處理。

以下是一個簡單的Verilog代碼示例，展示了如何在大端和小端之間進行轉換。這個例子中，我們假設要轉換的數據是一個32位的數字。

module endian_converter(
    input wire clk,              // 時鐘信號
    input wire [31:0] data_in,   // 輸入數據，假設為大端格式
    input wire [2:0] mode,       // 模式選擇信號，2'b00為大轉小，2'b01為小轉大
    output reg [31:0] data_out   // 輸出數據
);


// 根據模式選擇信號進行字節序轉換
always @(*) begin
    case (mode)
        2'b00: begin  // 大端轉小端
            data_out[7:0]  = data_in[31:24];
            data_out[15:8] = data_in[23:16];
            data_out[23:16] = data_in[15:8];
            data_out[31:24] = data_in[7:0];
        end
        2'b01: begin  // 小端轉大端
            data_out[7:0]  = data_in[7:0];
            data_out[15:8] = data_in[15:8];
            data_out[23:16] = data_in[23:16];
            data_out[31:24] = data_in[31:24];
        end
        default: data_out = 32'b0;  // 無效模式，輸出清零
    endcase
end
endmodule

這個模塊在每個時鐘上升沿觸發時執行轉換。根據mode的值，數據會被重新排列。對于大端轉小端（2'b00），最高有效字節（MSB）被移動到最低有效字節（LSB）的位置，而最低有效字節被移動到最高有效字節的位置。對于小端轉大端（2'b01），數據保持不變，因為我們假設輸入已經是按照預期的格式排列的。

審核編輯：黃飛