CMTI概述及測(cè)試背景

CMTI：Common mode transient immunity（共模瞬變抗擾度）是指對(duì)施加在隔離電路間的高速瞬變共模電壓的上升/下降容許速率dVcm/dt，通常以kV/μs或V/ns表示。如下圖示：

CMTI指出了隔離電路對(duì)高速瞬變信號(hào)穿過(guò)隔離層而破壞輸出狀態(tài)的抑制能力，也體現(xiàn)隔離電路對(duì)快速瞬態(tài)信號(hào)干擾的敏感性。更高的CMTI指標(biāo)意味著隔離電路/器件在以其限定的測(cè)試條件下（例如IN=VCCI or GNDI，Vcm=1200V）可以在更高的上升或下降速率共模電壓沖擊隔離屏障時(shí)能保證輸出（OUT）沒有發(fā)生錯(cuò)誤。

CMTI測(cè)試需求及應(yīng)用

隨著新一代寬禁帶半導(dǎo)體器件（如SiC和GaN）的普及，與傳統(tǒng)的MOSFET和IGBT相比，設(shè)備和應(yīng)用需要更高的開關(guān)頻率，在導(dǎo)通/關(guān)斷瞬變期間會(huì)出現(xiàn)更高瞬變電壓的邊沿速率。高性能隔離器的CMTI額定值很容易達(dá)到100V/ns，許多CMTI測(cè)試的結(jié)果都超過(guò)200V/ns。

使用低CMTI 隔離器在高dVcm/dt環(huán)境中預(yù)期會(huì)出現(xiàn)信號(hào)完整性問(wèn)題，這在特定的環(huán)境比如電機(jī)驅(qū)動(dòng)或太陽(yáng)能逆變器等應(yīng)用場(chǎng)景中，任何的脈沖抖動(dòng)、失真、運(yùn)行不穩(wěn)定或脈沖信息丟失都會(huì)對(duì)數(shù)據(jù)完整性產(chǎn)生重大影響，可能導(dǎo)致危險(xiǎn)的短路事件。CMTI的測(cè)試在這類隔離電路中尤其是在具備隔離功能的芯片指標(biāo)測(cè)試中變得非常重要。

測(cè)試原理及方法

CMTI的測(cè)試基于IEC 60747-17:2020標(biāo)準(zhǔn)。分為靜態(tài)測(cè)試和動(dòng)態(tài)測(cè)試。

靜態(tài)CMTI測(cè)試

靜態(tài)是指把輸入引腳連邏輯高電平或者低電平，然后模擬施加共模瞬變CMT，理論上在CMTI規(guī)格以內(nèi)的沖擊都無(wú)法改變輸出狀態(tài)。

動(dòng)態(tài)CMTI測(cè)試

和靜態(tài)CMTI的要求一樣，在動(dòng)態(tài)共模瞬變CMT的沖擊下，輸出也應(yīng)當(dāng)保持正常，如果CMTI的能力不夠強(qiáng)，會(huì)出現(xiàn)類似missing pulse, excessive propagation delay, high or low error或者output latch的錯(cuò)誤。

靜態(tài)CMTI測(cè)量

動(dòng)態(tài)CMTI測(cè)量

鑒于高速瞬變且高共模電壓的測(cè)試環(huán)境，推薦使用高帶寬且全頻段CMRR優(yōu)異的示波器測(cè)試系統(tǒng)對(duì)隔離器件的CMTI能力及隔離電路信號(hào)穩(wěn)定性做測(cè)量，測(cè)試連接如下：

隔離電路的CMTI能力測(cè)試示意圖

CMTI推薦測(cè)試方案

審核編輯：劉清