国产精品久久久aaaa,日日干夜夜操天天插,亚洲乱熟女香蕉一区二区三区少妇,99精品国产高清一区二区三区,国产成人精品一区二区色戒,久久久国产精品成人免费,亚洲精品毛片久久久久,99久久婷婷国产综合精品电影,国产一区二区三区任你鲁

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

Xilinx FPGA NVMe控制器,NVMe Host Controller IP

axpro ? 來源:axpro ? 作者:axpro ? 2024-02-18 11:27 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

NVMe Host Controller IP

介紹

NVMe Host Controller IP可以連接高速存儲PCIe SSD,無需CPU和外部存儲器,自動加速處理所有的NVMe協議命令,具備獨立的數據寫入AXI4-Stream/FIFO接口和數據讀取AXI4-Stream/FIFO接口,非常適合于超高容量和超高性能的應用。此外,NVMe Host Controller IP支持RAID存儲,從而可實現更高存儲性能和存儲容量。

無需CPU,NVMe Host Controller IP自動執行對PCIe SSD的PCIe設備枚舉和配置、NVMe控制器識別和初始化、NVMe隊列設置和初始化,實現必須以及可選的NVMe Admin Command Set和NVM Command Set,實現對PCIe SSD的復位/斷電管理、IO(Page)讀寫、DMA讀寫和數據擦除功能,提供用戶一個簡單高效的接口實現高性能存儲解決方案。

NVMe Host Controller IP DMA讀寫的順序傳輸長度可以配置,最小是4K-Byte,最大是512K-Byte。順序傳輸長度配置為4K-Byte,NVMe Host Controller IP所消耗的BRAM最少,但是可以達到CrystalDiskMark測試軟件RND4K Q32T16測試模式下的讀寫性能。順序傳輸長度配置為128K-Byte,NVMe Host Controller IP所消耗的BRAM比較多,可以達到CrystalDiskMark測試軟件SEQ128K Q32T1測試模式下的讀寫性能。

針對多路數據通道訪問PCIe SSD,使用NVMe的多隊列特性,NVMe Host Controller IP支持靈活配置DMA讀寫的通道個數,按照NVMe隊列優先級仲裁機制,實現多個DMA通道對同一塊PCIe SSD的高效訪問,從而達到多路數據通道訪問的并行需求和QoS要求。

特性

支持Ultrascale+,Ultrascale,7 Series FPGA

支持PCIe Gen4,PCIe Gen3,PCIe Gen2 SSD

無需CPU和外部存儲器

自動實現對PCIe SSD的PCIe設備枚舉、NVMe控制器識別和NVMe隊列設置

支持對PCIe SSD的NVM Subsystem Reset、Controller Reset和Shutdown

支持NVMe Admin Command Set:Identify、SMART、Create/Delete IO Submission/Completion Queue、Set Feature

支持NVMe NVM Command Set:Write、Read、Flush、Dataset Management

提供1個Admin命令接口,實現對PCIe SSD的復位/斷電管理功能

提供1個IO命令接口,實現對PCIe SSD的IO(Page)讀寫、Cache Flush和邏輯數據塊擦除功能;提供1個IO-AXI4-MM接口讀寫IO(page)數據

提供1個DMA命令接口,實現對PCIe SSD的DMA讀寫功能;提供1個DMA-AXI4-Stream-In/Out或DMA-FIFO-In/Out接口實現DMA數據的輸入和輸出

DMA讀寫的順序傳輸長度可以配置,4K-Byte~512K-Byte;不同的順序傳輸長度對應不同的DMA讀寫性能,同時也消耗不一樣的BRAM資源

針對多通道DMA需求,可以配置4個DMA命令接口和4個DMA-AXI4-Stream-In/Out或DMA-FIFO-In/Out接口

NVMe隊列的個數(配置DMA通道的個數)和深度可配置,平衡對PCIe SSD的DMA性能和消耗的邏輯資源

支持NVMe Admin和IO命令的超時和錯誤處理恢復機制,提供詳盡的訪問錯誤狀態輸出

支持的NVMe設備:

Base Class Code:01h(mass storage),Sub Class Code:08h(Non-volatile),Programming Interface:02h(NVMHCI)

MPSMIN(Memory Page Size Minimum):0(4K-byte)

MDTS(Maximum Data Transfer Size):大于等于順序傳輸長度或0(無限制)

LBA Unit:512-byte,1024-byte,2048-byte或4096-byte

一個NVMe Host Controller IP直接連接到PCIe SSD

易于集成的同步、可綜合Verilog設計

通過完全驗證的NVMe Host Controller IP

概述

NVMe Host Controller IP作為一個對PCIe SSD的高性能存儲控制器,不但提供對PCIe SSD的配置管理功能,而且提供對PCIe SSD的IO(Page)讀寫以及DMA讀寫功能。

NVMe Host Controller IP具備PCIe SSD Manegement,實現對PCIe SSD的復位/斷電管理功能。

NVMe Host Controller IP具備ASQ/ACQ引擎,實現NVMe Admin Command Set:Identify、SMART、Create/Delete IO Submission/Completion Queue、Set Feature。

NVMe Host Controller IP具備IO(Page) Wr/Rd引擎和SQ1/CQ1引擎,實現對PCIe SSD的IO(Page)讀寫、Cache Flush和邏輯數據塊擦除功能。

NVMe Host Controller IP具備DMA Wr/Rd引擎和SQn/CQn引擎,實現對PCIe SSD的DMA讀寫功能。

上電后,NVMe Host Controller IP內置的PCIe Device Enumerate & Configuration自動實現對PCIe SSD的PCIe設備枚舉和配置;然后內置的NVMe Controller Identify & Initialization自動實現對PCIe SSD的NVMe控制器識別和初始化;最后內置的Queue Setup & Initialization自動實現對PCIe SSD的NVMe隊列設置和初始化。上電后至此,NVMe Host Controller IP完成對PCIe SSD的所有配置和初始化工作,可以開始提供對PCIe SSD的讀寫、擦除、復位操作。

wKgaomWY6TSAQxCQAAK-9HMXcTI586.png

圖 2 NVMe Host Controller IP結構框圖

產品規格

性能

PCIe配置參數:Max Payload Size=256-byte,Max Read Request Size=512-byte

PCIe Gen3 SSD,Seq=128KB,1個DMA通道:

DMA寫入速度可達3300MB/s

DMA讀取速度可達3500MB/s

PCIe Gen2 SSD,Seq=128KB,1個DMA通道:

DMA寫入速度可達1700MB/s

DMA讀取速度可達1800MB/s

資源

KU040

表3.1 PCIe Gen3 SSD,Seq=128K,Queue Depth=4,1-DMA

LUTs FFs BRAMs PCIe
總資源 17251 25429 87 1
NVMe Host Controller 12780 17477 70 0
PCIe Bridge 5473 7952 17 1

表3.2 PCIe Gen3 SSD,Seq=4K,Queue Depth=8,1-DMA

LUTs FFs BRAMs PCIe
總資源 16600 22812 31 1
NVMe Host Controller 11144 14864 14 0
PCIe Bridge 5461 7948 17 1

表3.3 PCIe Gen3 SSD,Seq=4K,Queue Depth=8,2-DMA

LUTs FFs BRAMs PCIe
總資源 21068 28135 43 1
NVMe Host Controller 15596 20163 26 0
PCIe Bridge 5475 7962 17 1

ZU7EV

表3.4 PCIe Gen3 SSD,Seq=128K,Queue Depth=4,1-DMA

LUTs FFs BRAMs URAM PCIe
總資源 23925 34570 40 8 1
NVMe Host Controller 12621 17486 6 8 0
PCIe Bridge 11311 17085 34 0 1

表3.5 PCIe Gen3 SSD,Seq=4K,Queue Depth=16,1-DMA

LUTs FFs BRAMs URAM PCIe
總資源 23128 33037 40 2 1
NVMe Host Controller 11811 15956 6 2 0
PCIe Bridge 11319 17081 34 0 1

表3.6 PCIe Gen3 SSD,Seq=4K,Queue Depth=16,2-DMA

LUTs FFs BRAMs URAM PCIe
總資源 28201 39453 44 4 1
NVMe Host Controller 16893 22365 10 4 0
PCIe Bridge 11308 17088 34 0 1

審核編輯 黃宇

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • 控制器
    +關注

    關注

    114

    文章

    17788

    瀏覽量

    193105
  • SSD
    SSD
    +關注

    關注

    21

    文章

    3109

    瀏覽量

    122222
  • PCIe
    +關注

    關注

    16

    文章

    1460

    瀏覽量

    88404
  • dma
    dma
    +關注

    關注

    3

    文章

    582

    瀏覽量

    105919
  • nvme
    +關注

    關注

    0

    文章

    298

    瀏覽量

    23839
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關推薦
    熱點推薦

    高性能網絡存儲設計:NVMe-oF IP的實現探討

    的 NVMeRAID0 橫向擴展能力,通過多通道NVMe控制器并行訪問多個SSD,實現以下技術特性: ?多 SSD 帶寬聚合,讀寫性能接近線性提升 ?跨盤條帶(Striping)調度優化,減少跨盤等待
    發表于 12-19 18:45

    NVMe over Fabrics 國產 IP:高性能網絡存儲解決方案

    近期發現NVMe over Fabrics只有國外知名FPGA廠家推出,2025年初給出補丁,但是聽說面臨無技術團隊支持的窘境。 我們根據以往NVMe和RDMA 開發經驗,推出國產化NVMe
    發表于 12-12 14:19

    Xilinx高性能NVMe Host控制器IP+PCIe 3.0軟核控制器IP,純邏輯實現,AXI4和AXI4-Stream DMA接口,支持PCIe 3.0和4.0

    Host Controller IP作為一個對PCIe SSD的高性能存儲控制器,不但提供對PCIe SSD的配置管理功能,而且提供對PCIe SSD的IO(Page)讀寫以及DMA
    發表于 11-14 22:40

    NVMe高速傳輸之擺脫XDMA設計44:工程設計考量?

    連接到pci_exp引腳。 mig_7series 模塊為 Xilinx 提供的 DDR 接口控制器, 該模塊將 AXI 總線信號轉換為 DDR 接口信號實現對 PL 端 DDR 存儲數據的寫入和讀取
    發表于 11-12 09:52

    NVMe高速傳輸之擺脫XDMA設計30: NVMe 設備模型設計

    設備則需要開啟至少 8KB 的 BAR0 空間, BAR0 地址空間中存放 NVMe 設備寄存組, 其中包含了初始化過程中需要使用的控制器功能寄存、
    發表于 09-29 09:31

    NVMe高速傳輸之擺脫XDMA設計之十:NVMe初始化狀態機設計

    DISABLE_CC狀態。 RD_CAP:讀控制器功能寄存狀態。該狀態下讀取NVMe設備的控制器功能寄存,獲取其中的Memory Pag
    發表于 07-05 22:03

    NVMe IP高速傳輸卻不依賴便利的XDMA設計之三:系統架構

    NVMe 固態硬盤, 并提供 AXI4-Lite 接口用于系統控制, 以及 AXI4 接口用于數據傳輸。 在該IP內部, 根據功能劃分為系統控制模塊、 初始化模塊、
    發表于 06-29 17:42

    NVMe協議研究掃盲

    電子科技大學的王琳琳基于Zynq完成了NVMe SSD的讀寫控制,通過在的PS端運行Linux系統,在PL端通過PCIe硬核IP連接NVMe SSD,實現了135 MB/s的寫入速度和
    發表于 06-02 23:28

    NVMe協議簡介2

    NVMe指令提交與完成機制 NVMe指令提交與完成機制是NVMe協議的核心,該機制制定了NVMe指令的交互流程和處理步驟。在基于PCIe的NVMe
    發表于 05-15 23:15

    NVMe協議簡要分析

    控制器更新。NVMe的隊列結構如圖1所示。 []()圖1 隊列示意圖 NVMe隊列的深度是固定的,通過Tail和Head來分別指向隊列的首尾位置,隊列實際可用的大小是隊列大小減1,當Head條目指針等于
    發表于 05-15 00:34

    NVMe控制器IP設計之接口轉換

    這是NVMe控制器IP設計系列博客之一,其他的見本博客或csdn搜用戶名:tiantianuser。相關視頻見B站用戶名:專注與守望。 接口轉換模塊負責完成AXI4接口與控制器內部的自
    發表于 05-10 14:33

    NVME控制器之隊列管理模塊

    隊列管理模塊是整個NVMe Host控制器的核心模塊,該模塊實現了提交隊列與完成隊列的管理,多隊列請求的仲裁判決等功能。隊列管理模塊中含有數據選擇單元、SQ、CQ、和仲裁等模塊。其中
    發表于 05-03 20:19

    NVME控制器之隊列管理模塊

    隊列管理模塊是整個NVMe Host控制器的核心模塊,該模塊實現了提交隊列與完成隊列的管理,多隊列請求的仲裁判決等功能。隊列管理模塊中含有數據選擇單元、SQ、CQ、和仲裁等模塊。
    的頭像 發表于 05-03 15:32 ?656次閱讀
    <b class='flag-5'>NVME</b><b class='flag-5'>控制器</b>之隊列管理模塊

    NVMe控制器設計1

    NVMe 控制模塊負責實現用戶請求事務與 NVMe 事務的轉換、 NVMe 命令提交 與完成機制、 PRP 尋址機制。這里簡介其組成,后續分享其他模塊設計。
    的頭像 發表于 04-24 09:51 ?773次閱讀
    <b class='flag-5'>NVMe</b><b class='flag-5'>控制器</b>設計1

    NVME控制器設計1

    的相關寄存來發送 DMA 或隊列管理請求, NVMe控制模塊在得到任務信息后生成對應的 NVMe 命令, 并通過指令提交與完成機制實現與 NVMe
    發表于 04-24 09:45