国产精品久久久aaaa,日日干夜夜操天天插,亚洲乱熟女香蕉一区二区三区少妇,99精品国产高清一区二区三区,国产成人精品一区二区色戒,久久久国产精品成人免费,亚洲精品毛片久久久久,99久久婷婷国产综合精品电影,国产一区二区三区任你鲁

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

Efinity Interface Designer報錯案例-v0

XL FPGA技術(shù)交流 ? 來源:易靈思FPGA技術(shù)交流 ? 作者:易靈思FPGA技術(shù)交流 ? 2023-12-12 09:52 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

(1)ERROR:Interface Designer constraint generation was not successfull,will not proceed to efx_pnr...

17c0390c-9891-11ee-be60-92fbcf53809c.png

原因:(1)有些客戶使用Win7版本,目前Efinity對Win7的支持不好。建議升級成win10。

(2)殺毒軟件刪除了文件,實際interface生成約束是沒有問題的,客戶pnr的時候就報錯,需要重新安裝軟件。

(3)電腦存在加密系統(tǒng) 。造成的現(xiàn)象是新建工程時interface可以打開,但是生成xxx.peri.xml文件之后再次打開就會報錯。

(2)Interface打不開。

現(xiàn)象:(1)打開interface的時候指示: Efinity Interface Designer finished. Exit code = 1 Exit status : Normal Interface design file exists, check and migrate done (2)新建工程第一次可以打開interface Designer (3)刪除xxx.peri.xml之后,第一次也可以打開Interface Designer. 原因:電腦存在加密 (3) interface打不開 打開interface Designer時會報以下錯誤。 EfinityIPCatalogfinished.Exit code = 0Exit status:Normal

17c8b6ae-9891-11ee-be60-92fbcf53809c.jpg

編譯過程可能報以下錯誤:

ERROR: Interface Designer constraint generation was not successful, will not processpnr..

17df81e0-9891-11ee-be60-92fbcf53809c.png

解決方案:安裝VC_redist.x64.exe,注意參考軟件安裝指導(dǎo)的版本。

(4)repeated,non-bussed pin found in verilog template generation:clk_27m

17f18b9c-9891-11ee-be60-92fbcf53809c.png

說明:在GPIO處定義了一個clk_27m,在pll的輸出上又定義了一個clk_27m,兩個信號名沖突。

(5)ERROR: Interface Designer constraint generation was not successful, will not processpnr..

181dbfc8-9891-11ee-be60-92fbcf53809c.png

原因:1)一般是軟件有360或者別的殺毒軟件的相關(guān)文件刪除了,需要找回文件或者重新安裝軟件。

2)客戶使用Win7版本,目前Efinity對Win7的支持不好。建議升級成win10。

(6)cannot connect to more than 4 different clocks per region on left and right

1836f5ce-9891-11ee-be60-92fbcf53809c.png

1851c944-9891-11ee-be60-92fbcf53809c.png

原因是在pinout文件中對應(yīng)的Clock Region中,不能超過4個時鐘去驅(qū)動。

也就是GPIOR_PN_42,41,40三組差分對,不能由兩組LVDS來驅(qū)動,因為每組LVDS時鐘有l(wèi)vds_fast_clk和lvds_slow_clk兩個,兩組就會有4個時鐘在Region clock R13區(qū)域。

結(jié)論就是把LVDS差分對放在同一個Clock Region.

審核編輯 黃宇

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • Designer
    +關(guān)注

    關(guān)注

    0

    文章

    142

    瀏覽量

    37335
  • Interface
    +關(guān)注

    關(guān)注

    0

    文章

    103

    瀏覽量

    39495
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關(guān)推薦
    熱點推薦

    維修總結(jié):Keysight E8257D典型報錯代碼及維修方法

    Keysight E8257D典型報錯代碼及維修方法
    的頭像 發(fā)表于 12-15 17:00 ?116次閱讀
    維修總結(jié):Keysight E8257D典型<b class='flag-5'>報錯</b>代碼及維修方法

    v6編譯v5的代碼會報錯,怎么解決?

    v6編譯v5的代碼會報錯。要想正常編譯通過,得用v6重零構(gòu)建一個項目才行嗎
    發(fā)表于 12-08 06:21

    上位機(jī)報錯2033問題處理方案

    在工業(yè)自動化和軟件開發(fā)領(lǐng)域,上位機(jī)與下位機(jī)的通信穩(wěn)定性直接影響整個系統(tǒng)的運(yùn)行效率。當(dāng)出現(xiàn)報錯代碼2033時,往往意味著通信協(xié)議、內(nèi)存管理或數(shù)據(jù)類型等底層環(huán)節(jié)出現(xiàn)了異常。本文將從錯誤機(jī)理、排查方法
    的頭像 發(fā)表于 11-13 17:40 ?574次閱讀

    CANape報錯無法啟動測量

    使用過程出現(xiàn)XCP/CCP/CAN FD driver initialization failed的報錯,導(dǎo)致無法使用 CANape啟動測量。
    的頭像 發(fā)表于 11-04 14:20 ?341次閱讀
    CANape<b class='flag-5'>報錯</b>無法啟動測量

    Efinity RISC-V IDE入門使用-5

    一、Efinity工程 io_memoryClk是與存儲器接口共用的時鐘,需要連接正確。 UART 由于鈦金系列是有片上晶振的,所以有些客戶可能會選擇片上晶振作為SOC的系統(tǒng)時鐘或者選擇片上晶振作
    的頭像 發(fā)表于 07-23 12:42 ?4312次閱讀
    <b class='flag-5'>Efinity</b> RISC-<b class='flag-5'>V</b> IDE入門使用-5

    programmer下載常見問題總結(jié)-v14

    一、通過命令行燒寫 參考文檔Efinity Programmer User Guide部分,內(nèi)容如下: 具體操作如下: Efinity版本?:2024.2 安裝路徑:?C:Efinity
    的頭像 發(fā)表于 07-13 17:17 ?808次閱讀
    programmer下載常見問題總結(jié)-<b class='flag-5'>v</b>14

    programmer下載常見問題總結(jié)-v11

    一、通過命令行燒寫 參考文檔Efinity Programmer User Guide部分,內(nèi)容如下: 具體操作如下: Efinity版本?:2024.2 安裝路徑:?C:Efinity
    的頭像 發(fā)表于 06-14 17:34 ?1033次閱讀
    programmer下載常見問題總結(jié)-<b class='flag-5'>v</b>11

    programmer下載常見問題總結(jié)-v13

    一、通過命令行燒寫 參考文檔Efinity Programmer User Guide部分,內(nèi)容如下: 具體操作如下: Efinity版本?:2024.2 安裝路徑:?C:Efinity
    的頭像 發(fā)表于 06-12 09:33 ?739次閱讀
    programmer下載常見問題總結(jié)-<b class='flag-5'>v</b>13

    Efinity debuger常見問題總結(jié)-v4

    ? 把燒寫文件和json文件提供給他人進(jìn)行調(diào)試 該方法是在不需要要提供源文件的情況下可以提供給別進(jìn)行debuger用的。但是也要有以下準(zhǔn)備: (1)安裝efinity; (2)安裝gtkwave
    的頭像 發(fā)表于 06-10 10:43 ?1019次閱讀
    <b class='flag-5'>Efinity</b> debuger常見問題總結(jié)-<b class='flag-5'>v</b>4

    GP9301B將0V到10V的模擬電壓輸入,線性轉(zhuǎn)換成0%-100%占空比PWM信號輸出

    ? GP9301B將0V到10V的模擬電壓輸入,線性轉(zhuǎn)換成0%-100%占空比的PWM信號輸出。? GP9301BM將0V到10V的模擬電壓
    發(fā)表于 05-29 10:15 ?0次下載

    電容充放電時間計算公式

    設(shè),V0 為電容上的初始電壓值;V1 為電容最終可充到或放到的電壓值;Vt 為t時刻電容上的電壓值。
    的頭像 發(fā)表于 05-23 10:02 ?2.6w次閱讀
    電容充放電時間計算公式

    Agilent 安捷倫4294A阻抗分析儀開機(jī)報錯的維修流程

    近期上海某企業(yè)送修一臺安捷倫4294A阻抗分析儀,報修故障為開機(jī)報錯。開機(jī)驗證,與客戶描述一致,上電自檢報錯
    的頭像 發(fā)表于 04-30 14:05 ?564次閱讀
    Agilent 安捷倫4294A阻抗分析儀開機(jī)<b class='flag-5'>報錯</b>的維修流程

    Altium Designer元件庫

    Altium Designer元件庫
    發(fā)表于 04-27 18:16 ?139次下載

    SDRAM控制器設(shè)計之control_interface.v代碼解析

    control_interface.v文件里已經(jīng)寫了非常詳盡的代碼備注。本文繼續(xù)對該文件代碼進(jìn)行講解,并給出SignalTap波形輔助讀者理解。
    的頭像 發(fā)表于 02-19 15:31 ?901次閱讀
    SDRAM控制器設(shè)計之control_<b class='flag-5'>interface.v</b>代碼解析

    Efinity debuger常見問題總結(jié)-v3

    ? (1)UUID mismatch Efinity在Debug時會出現(xiàn)UUID mismatch錯誤。很多剛開始使用的人經(jīng)常遇到。下面我們做一個總結(jié)。歡迎遇到案例時共同分享。 ? ? ? ? 一般
    的頭像 發(fā)表于 01-16 10:33 ?2193次閱讀
    <b class='flag-5'>Efinity</b> debuger常見問題總結(jié)-<b class='flag-5'>v</b>3