佳能日前開始推廣其型號為“FPA-1200NZ2C”的半導體納米壓印設備，該工具可將帶有電路圖案的掩模壓印到硅晶圓上。該技術不同于 ASML EUV 工具中專門用于將圖案投影到掩模上的光學機制。

專家告訴《EE Times》，佳能技術面臨著幾個障礙，包括精度不夠和對華設備銷售的潛在限制。

“半導體研發機構 imec 的項目經理塞德里克-羅林（Cedric Rolin）說：”納米壓印技術很難在質量上與 EUV 相媲美。” 他說，納米壓印的缺陷率“相當高”。

Gartner研究副總裁Gaurav Gupta說，至少在兩年內，ASML作為世界上唯一能夠制造2納米節點及以上芯片的光刻設備供應商，其地位可能是穩固的。

他補充說，佳能的設備很可能會受到出口管制的限制。

“如果它能正常工作，而且產量和吞吐量已經得到解決，我預計至少需要兩到三年或更長時間才能被使用于大批量生產中，”他說，“前提是它能實現承諾的目標。根據我的經驗，這種變革性的技術，需要更長的時間才能看到實際商用的跡象。

佳能的新聞聲明稱，佳能納米壓印光刻（Nano-Imprint Lithography，NIL）技術可實現最小線寬14nm的圖案化，對應5nm節點邏輯半導體。此外，隨著掩模技術的進一步改進，NIL有望實現最小線寬為10nm的電路圖案，相當于2nm節點。

古普塔表示，這項技術的證據將隨著商業采用而出現：

”一旦芯片制造商部署了這種技術，并表示產量和吞吐量與傳統光刻技術相當或接近，我就會更有信心。此外，如果它能實現5nm節點，那就意味著它能輕松實現28nm或14nm節點。為什么日本或其他地方還沒有人采用它呢？如果它真的那么有前途，為什么要等到只在5nm邏輯上才準備好這項技術，為什么不在更早或更成熟的節點上？

Semiconductor Advisors 總裁 Robert Maire 在向 EE Times 提供的時事通訊中表示，納米壓印技術可能在存儲芯片生產中具有潛在應用，因為存儲芯片比邏輯更能容忍缺陷問題。他補充說，納米壓印的分辨率較低，遠非“現實世界”的大批量制造解決方案。

“缺陷和對準一直是納米壓印的老大難問題和局限性，”Maire 說。“我們確實贊賞佳能公司通過日本公司所擅長的不懈工程取得的卓越進展，但基本的技術限制仍然存在。”

佳能表示，納米壓印工具的一個優勢是碳足跡較小。

該公司表示，由于新產品不需要特殊波長的光源，因此與光刻設備相比，它能顯著降低功耗。ASML的EUV設備需要消耗大量能源來蒸發錫滴，而錫滴發射的EUV光波長極短，僅為 13.5nm。

傳統的光刻技術不僅需要昂貴的光源，還需要復雜的透鏡、濾鏡、反射鏡等光學元件，以及精密的機械結構和控制系統。納米壓印技術則相對簡單得多，據說納米壓印技術能夠降低40%的制造成本，并且減少90%的耗電量。

此外，佳能表示，傳統的光刻技術需要多次重復照射晶圓，每次都要調整位置和角度，還需進行化學處理和清洗等步驟。納米壓印技術則可以一次性完成整個晶圓上所有圖形的復制，據說佳能納米壓印設備每小時可以制造100片以上晶圓，基本達到了大規模生產的水平。

Maire指出，佳能在2014年收購德克薩斯州的Molecular Imprints公司時購買了部分納米壓印技術。這可能會使佳能的工具受到美國對華敏感技術出口管制的限制。