AMD Vitis 高層次綜合 ( HLS ) 已成為自適應 SoC 及 FPGA 產品設計領域的一項顛覆性技術，可在創建定制硬件設計時實現更高層次的抽象并提高生產力。Vitis HLS 通過將 C/C++ 代碼為 AMD 設備上可編程邏輯的 RTL 代碼加速 IP 創建。

在 Vitis HLS 中，優化指令脫穎而出成為最強大的工具之一，使設計人員能夠從相同底層 C 模型出發，探索各種架構解決方案。此功能有助于快速生成性能優化的解決方案，以滿足開發人員的設計需求。

在本次網絡研討會中，我們將演示如何利用優化指令和 HLS 分析功能來高效駕馭各種 AMD 自適應 SoC 及 FPGA 產品的快速解決方案。

網絡研討會將討論的主題：

• Vitis HLS 概述和介紹。

• 了解不同類型的優化指令以及它們如何影響綜合結果。

• 探索有助于分析和可視化結果的不同分析器。

• 演示設計 Demo 并演示優化指令的應用以創建一系列 IP 解決方案。

歡迎加入我們，參加本次內容豐富的網絡研討會！我們將為您提供利用 Vitis HLS 和優化指令加速 AMD 自適應 SoC 和 FPGA 開發所需的知識和技能。無論您當前正在使用 Vitis HLS 還是希望了解 Vitis HLS 是否是您下一個設計項目的正確選擇，本次網絡研討會將使您能夠充分了解高層次綜合的潛力，幫助您更快地實現設計目標。

演講時間2023.12.21 1030

演講嘉賓Lauren Gao（ 高亞軍 ）

Lauren Gao ，AMD資深戰略應用工程師

Lauren 專注于 C/C++ 高層次綜合，擁有多年利用 FPGA 實現數字信號處理算法的經驗，對 FPGA 的架構、開發工具和設計理念有深入的理解。發布網絡視頻課程《Vivado 入門與提高》點擊率超過5萬、出版《基于 FPGA 的數字信號處理》《Vivado 從此開始》《AMD FPGA 設計優化寶典-面向 Vivado 》等多本書籍并廣受開發者好評。

預約會議｜請微信掃描上方二維碼

或點擊“閱讀原文”

*提交相應個人信息即表示您同意向 AMD 披露您的數據，并根據 AMD 公布的隱私政策進行處理。

*除非特別聲明，活動組織者對因特殊原因導致活動取消或報名成功后因不符合要求而無法進入直播間參與活動的情形不承擔責任