峰值保持電路是用于捕捉變化的輸入信號的峰值，是利用記錄儀記錄峰值的關鍵電路，其有各種電路結構，分析也相對簡單。

電路設計最簡單的就是功能設計，比如設計峰值保持器，最頭疼的就是設計時要求電路滿足一定的指標，比如要求峰值保持器滿足2mv的跟蹤精度、能對4Mhz的波形進行跟蹤，一下子問題就復雜了，在不講指標要求的情況下，談電路設計是毫無意義的，這里介紹兩種經典實現：一種是TI公司的參考設計，采用高速運放；另一種是采用高速比較器的實現方式。

1）采用高速運放

• 此電路的Q1是保持開關，這里使用JFET原因是其反向漏電流遠遠小于二極管或晶體管；
• U2是TI的靜電計運放，其輸入偏置電流非常低，可以達到十幾fA，因而電容C2基本不會向外放電；
• C2電容最好采用聚苯乙烯電容，其容量范圍（100pF~0.01uF)，具有負溫度系數、絕緣電阻高達100GΩ、極低泄漏電流；
• D2電容的主要作用是讓運放不要開環應用，始終工作在線性狀態，因為運放開環應用時，其內部的放大管可能工作在深度飽和狀態，當狀態開關切換時會比較慢，這也是運放與比較器的最大區別！一般有指標要求時，都不會用運放當比較器使用，因為這會使運放內部管子工作在開關截止狀態，開關切換速度慢。

2）采用高速比較器

此電路更加簡潔，工作速度更快，可以跟蹤MHz以上的信號，是非常實用的電路