《半導體芯科技》編譯

來源：EENEWS EUROPE

新思科技（Synopsys）表示，其客戶已在臺積電2nm工藝上流片了多款芯片，同時對模擬和數字設計流程進行了認證。

新思科技表示，臺積電2nm N2納米片工藝的數字設計流程正在實現多次流片，而模擬設計流程已在多個設計啟動中采用。預計將于2024年提供樣品。

這是在領先工藝上同時提供模擬設計流程和庫與數字設計流程和庫的重大舉措，特別是從FINFET晶體管轉向納米片、全柵（GAA）器件之際。由此需要新的設計和驗證工具，該類設備是由Ansys和是德科技（Keysight）開發的。

設計流程采用Synopsys.ai全棧人工智能驅動的EDA套件以及正在開發的接口IP，以降低集成風險并加快時間。該技術主要是針對高性能計算PC、AI和移動SoC。

包括Synopsys DSO.ai在內的AI驅動設計技術應用于優化2nm N2設計，以提高功耗、性能和面積。

臺積電設計基礎設施管理部門負責人Dan Kochpatcharin表示：“先進SoC設計的高質量結果和更快的上市時間是臺積電和新思科技長期合作的目標。”

“我們與新思科技等設計生態系統合作伙伴密切合作，為臺積電最先進的工藝技術提供全方位的一流解決方案，為我們共同的客戶提供明顯的優勢，滿足高性能應用的芯片需求，同時擁有經過驗證的路徑可以將設計從一個節點快速遷移到另一個節點。”

新思科技EDA集團戰略與產品管理副總裁Sanjay Bali表示：“臺積電N2工藝的新思科技數字和模擬設計流程代表了新思科技在整個EDA堆棧中的重大投資，可幫助設計人員快速啟動N2設計，通過不斷提高的功耗、性能和芯片密度來區分其SoC，并加快上市速度。我們與臺積電密切合作，通過每一代臺積電工藝技術，提供客戶創新和增強競爭優勢所需的獨有EDA和IP解決方案。”

新思科技模擬流程可實現在臺積電先進工藝上從一個節點到另一個節點的設計的高效重用。作為經過認證的EDA流程的一部分，新思科技提供可共同操作的工藝設計套件（iPDK）和Synopsys IC驗證器物理驗證，以進行全芯片物理簽核。

Ansys和是德科技針對TSMC N4P RF FinFET工藝開發了RF設計參考流程，并具有運行速度低至2nm的可共同操作的iPDK。

模擬設計遷移流程可跨，N4P、N3E和N2工藝技術使用。模擬設計遷移流程是新思科技定制設計系列的一部分，包括基于機器學習的原理圖和基于模板的布局遷移解決方案，可加快整體模擬設計遷移任務的速度。

這些設備集成了寄生感知、優化的人工智能驅動，有助于克服調整模擬設計以滿足所有規格通常需要的手動和迭代工作。利用該流程，工程師可以在新技術節點中優化其設計，同時節省數周的工程時間和精力。

Bali表示：“芯片復雜性的增加、工程資源的限制以及更嚴格的交付窗口正在推動公司采用人工智能驅動的解決方案，以幫助加快結果質量并縮短取得結果的時間。”

“我們與臺積電進行合作，在臺積電N4P、N3E和N2工藝的模擬設計遷移流程上，使共同客戶能夠通過從節點到節點的高效遷移來實現巨大的生產力提升。”

目前，經過認證的EDA流程現已推出。

審核編輯 黃宇